COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002.

Présentation au sujet: "COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002."— Transcription de la présentation:

1 COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002

2 Plan Calendrier Quelles modifications pour le chip FLC_PHY1 ? Le premier PCB pour le prototype physique Conclusion Etude du Chip Opera HPD

3 Calendrier Deux axes de travail : Very front end chip PCB du proto physique Premier PCB : 3 wafers actifs Dimensions mécaniques dessin des masques du PCB Travail sur les connecteurs Travail sur les E/S Passage en différentiel Routage du numérique Ou en est on ? Test du chip opera Simulation du chip FLC_PHY1 Layout du chip FLC_PHY1 Test du nouveau preampli Caract. du nouveau transistor

4 On chip Amp Vdc = -200V OPA DC block Detector Charge preampshaperTrack & hold Rappel Le chip opera HPD

5 non-linéarité < 1.5% 3V de gamme dynamique Qmax = 430 fC (68 MIP) Mesure Bruit < 1000 Electrons (0.16 fC ou 0.023 MIP) @180 ns peaking time

6 Le chip FLC_PHY1 Modifications a apporter OPERA HPD (mesure)FLC_PHY1 (simu) 18 inputs/18 outputs/ 1 MUX output 16 inputs/1 MUX output/2 test channels 4.2 pC max input charge (650 MIP) 430fC max input charge (68 MIP) 2.8V dynamic range below 1% non-linearity 3V dynamic range about 1.5% non-linearity

7 brochage du FLC_PHY1 Entrées Sorties sortie MUX Boîtier : Céramique TQFP pour le proto (environ 50 Eu / boitier contre 1100 Eu pour un Plastique) 64 pins Le chip FLC_PHY1

8 simulation du FLC_PHY1 Analyse temporelle Peaking time : 180 ns Non linéarité < 1% pour 650MIP (4.3pC) Le chip FLC_PHY1

9 Design global Wafer 2 Wafer 3 Faux wafer Faux wafer VFE Wafer 1 370mm 62mm 31mm 3 wafers actifs 36 cellules / wafer 3x36=108 canaux 108/18= 6 chips FLC_PHY1 PCB 10 couches Capacité de calibrage intégrées Le premier PCB du prototype physique

10 diode PIN 1 wafer 62mm circuit Diode Diode bias Sig. readout 10mm 22222 2 6 Empreinte diode Feuille Aluminium PCB Wafers La feuille d ’aluminium sert de plan de masse Le premier PCB du prototype physique

11 Calibrage Polarisation (-200V) Diode Déclenchement Calibrage Chip VFE I calib LR C injection 6 circuits de calibrage opérant sur 18 diodes chacun Le premier PCB du prototype physique

12 Calibrage Empreinte diode Via Couche sup. Couche 2 Vers couche signal PCB 10 couches Couche 2 Calibrage Capacité d ’injection Le premier PCB du prototype physique

13 Entrée / sortie Entrée Déclenchement du calibrage (numérique) Horloge de multiplexage (numérique) reset du registre a décalage (numérique) Entrée du registre a décalage (numérique) Tension de calibrage (analogique) 6 timing de calibrage (numérique) Sortie 6 sorties analogiques multiplexée Le premier PCB du prototype physique

14 Conclusion Que faire maintenant ? Finir le PCB Lancer la fabrication du PCB Documenter la conception de la carte Câblage de la carte Test des fonctions électroniques Avant l ’été A la rentrée