La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

1 La CARTE MERE Introduction. 2 MATERIEL ORDINATEUR PERIPHERIQUES Microprocesseur SORTIESENTREESMémoire C. ROMRAM Présentation fonctionnelle (Rappel)

Présentations similaires


Présentation au sujet: "1 La CARTE MERE Introduction. 2 MATERIEL ORDINATEUR PERIPHERIQUES Microprocesseur SORTIESENTREESMémoire C. ROMRAM Présentation fonctionnelle (Rappel)"— Transcription de la présentation:

1 1 La CARTE MERE Introduction

2 2 MATERIEL ORDINATEUR PERIPHERIQUES Microprocesseur SORTIESENTREESMémoire C. ROMRAM Présentation fonctionnelle (Rappel)

3 3 Unité de Commande Unité de calcul (UAL) Mémoire auxiliaire Entrées Sorties Unité Centrale ROM RAM Mémoire Centrale Présentation fonctionnelle (Rappel)

4 4 La Carte Mère La carte mère est une des réalisations techniques de certains éléments fonctionnels cités. Sur la carte mère on trouvera : Le processeur La mémoire (ROM et RAM) Des connecteurs pour recevoir les périphériques. Le Chipset Le BIOS en ROM

5 5 La Carte Mère Il existe plusieurs FORMATS : Format AT en voie de disparition. Dépourvue de port USB, les divers périphériques de base (clavier, série, parallèle, sourie) sont reliés à la carte par des nappes. Format ATX actuellement utilisé dans la plupart des PC. Elle est muni de ports USB et les divers périphériques de base sont intégrés à la carte. Format NLX se caractérise par une absence de connecteur. La carte s'enfiche en fond de panier. Le boîtier est adapté au format de la carte.

6 6 La Carte Mère Le format AT

7 7 Le PROCESSEUR Le MARCHE Il est dominé par la société INTEL avec ses : Processeurs : PENTIUM I, II, III et IV (de 60 Mhz jusqu'à 4 Ghz ) CELERON (version bridée -et meilleur marché- du Pentium. Jusqu'à 2.6 Ghz ) ITANIUM (processeur 64 bits) Composants divers (Contrôleur de Bus, Contrôleur de transmission série, etc…).

8 8 Il existe d'autres constructeurs de processeurs : AMD avec ses processeurs DURON - Sempron ( Mhz annoncé 2 Ghz) ATHLON XP puis 64 (jusqu'à 2.4 Ghz) Opteron processeur 64 bits (jusqu'à 2.6 Ghz) CYRIX (racheté par VIA Technologies Inc.) avec le processeurs M II et le Cyrix VIA avec le C3 et Transmeta avec Crusoé Ces processeurs sont des clones du PENTIUM. Le PROCESSEUR

9 9 INTEL et AMD sont les principaux fournisseurs de composants pour les PC. Il existe également les sociétés : IBM/MOTOROLA avec sa gamme POWERPC qui équipe en particulier les MACs Compaq/DEC avec sa gamme ALPHA etc. Un système d'exploitation est écrit (ou compilé) pour un processeur déterminé. Le PROCESSEUR

10 10 Les connecteurs du processeur Jusquau x386 le processeur était soudé sur la carte mère. Depuis le x486 le processeur est amovible et implanté sur un CONNECTEUR. Selon la nature de ce connecteur la carte mère est construite pour recevoir une catégorie de processeur. Le PROCESSEUR

11 11 Les différents connecteurs sont : SOCKET 7 Pentium I et I MMX, M II de Cyrix et le K6 d'AMD SLOT 1 Pentium II, III et Céléron SLOT 2 Xéon d'Intel SLOT A ATHLON (ou K7) d'AMD SOCKET 370 Céléron deuxième génération SOCKET A ATHLON à plus de 2 Ghz SOCKET 478 PIV, Céléron dernière génération SOCKET 775 PIV dernière génération Une carte peut être MULTIPROCESSEUR Le PROCESSEUR

12 12 Le CHIPSET est l'ensemble de composants qui assure la compatibilité dans la machine entre : Le processeur L'accès à la mémoire Au disque IDE Aux bus externes PCI, ISA et AGP Le CHIPSET

13 13 Le rôle de ce composant est important. C'est lui en particulier qui assure la fréquence de la carte (ou bus interne ou FSB). Les fréquences sont : 66, 100, 133, 400, Important : La fréquence du processeur est en fait un multiple de la fréquence du bus interne. Par exemple avec un bus à 400 Mhz et un coefficient de 5, le processeur tournera à 2 Ghz. Cette particularité est à la base de l'overclocking Le CHIPSET

14 14 Le CHIPSET

15 15 La CARTE MERE Les BUS

16 16 Les BUS Un bus est un ensemble de "fils" ou de lignes permettant l'échange d'informations d'un circuit électronique vers un autre. Connaître un bus, c'est définir : sa largeur : 8, 16, 32, 64 bits, sa description c'est à dire connaître la nature des informations quil transporte la nature électrique des signaux

17 17 Les BUS Classement fonctionnel des bus Il y a trois types fondamentaux de bus selon la nature des informations transmises : Le BUS DE DONNEES. Il sert au transport de l'information proprement dite. Il est composé de p fils notés généralement D 0 - D p-1 "p" est actuellement fixé à 32. CPU écriture Mémoire ou périphérique CPU lecture Mémoire ou périphérique Ce bus est bidirectionnel.

18 18 Le BUS D'ADRESSE Il sert au transport des adresses des mots mémoire à lire ou à écrire. CPU Mémoire Ce bus est donc Unidirectionnel. Il est composé de "n fils" (32 actuellement) notés généralement A 0 - A n-1. La puissance d'adressage de ce bus sera : 2 (largeur_du_bus) Les BUS

19 19 Le BUS DE COMMANDES Les lignes qui forment ce bus sont indépendantes. Chacune assure une seule fonction de commande (R/W, C/S, etc.) Il est bidirectionnel Sur une carte mère les bus forment un goulot d'étranglement. La circulation des informations sur les bus est très rarement synchronisée avec la vitesse du processeur. Les BUS

20 MEMOIRE INTERFACE Bus dadresses Bus de Commandes MICROPROCESSEUR Bus de Données Les BUS

21 21 Un périphérique est connecté au processeur par l'intermédiaire d'un connecteur (SLOT) qui présente un bus normalisé. On distingue ainsi : Le Bus ISA (ou PC-AT) Le Bus MCA Le Bus EISA Le Bus PCI Le Bus USB Le Bus AGP Le Bus SCSI Les BUS

22 22 Les BUS - Les SLOTS Le Bus PCI Le Bus AGP

23 23 Le Bus ISA (ou PC-AT) Industry Standard Architecture Apparu en 1984 avec le processeur AT Intel à 8 Mhz Il est synchrone avec le processeur (8 Mhz) Largeur du bus 16 bits (8 bits en version XT) Taux de transfert théorique 8 Mo/sec Configuration matérielle des cartes d'extension Avec les successeurs du qui ont 32 bits et sont plus rapides, de nouveaux bus apparaissent et le remplacent. Les BUS

24 24 Le Bus ISA (ou PC-AT) Les BUS

25 25 Le Bus MCA Micro Channel Architecture Développé par IBM pour le PS/2 en 1987 Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à 10 Mhz puis à 20 Mhz en 1994) Les cartes sont configurables par logiciel (on parlera de bus intelligent) Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160 Mo/s en 94 Mais le bus MCA ne pouvait coexister avec ISA Les BUS

26 26 Le Bus EISA Extended ISA Apparu en 1988 pour concurrencer MCA Bus 32 bits à 8 Mhz (pour sa compatibilité avec ISA) à 33 Mhz en autonome Taux de transfert 33 Mo/s Bus intelligent Bus en cours de disparition sur les cartes mère actuelle au profit du …. Les BUS

27 27 Le Bus PCI Périphéral Component Interconnect Bus développé par Intel en 1993 Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à 64 bits depuis 94 : norme PCI 2.1 ) Taux de transfert 132 Mo/s (264 Mo/s) Bus totalement indépendant du processeur et intelligent (Plug and Play). Son contrôleur intègre un buffer pour faire le lien avec les autres bus plus lents. Les BUS

28 28 Les BUS Le Bus PCI

29 29 Le Bus PCI Express Ce nouveau format de bus est destiné à remplacer le PCI et l'AGP. Bus développé en 2002, sortie en 2004 Bus série utilisant de 1 à 32 voies Taux de transfert 250 Mo/s à 8 Go/s Raccordé directement sur le pont Nord. Communication 'Peer to peer' (point à point) : il est possible aux périphériques PCI-Express de communiquer entre eux en passant directement par le switch responsable de l'interface. Les BUS

30 30 Le Bus AGP Accélerator Graphic Port Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes vidéo pour gérer les cartes graphiques. Son objectif améliorer les performances du 3D Il a remplacé dans le domaine vidéo, le bus PCI Il permet de relier directement la carte graphique, le processeur et la mémoire vive. Une des caractéristiques du bus AGP est de permettre l'utilisation de la mémoire vive du PC pour le stockage des éléments graphiques volumineux. Cette allocation dynamique de la mémoire centrale au fur et à mesure des besoins permet en partie de se passer de la coûteuse mémoire vidéo de la carte graphique. Les BUS

31 31 Le Bus AGP Cadencé à 66 MHz, le bus AGP autorise un transfert théorique : –pour l'AGP 1X de 66,66 MHz x 32 bits /8 = Mo/s –La norme AGP 2X atteint les 533 Mo/s (contre 132 Mo/s pour le PCI). La norme AGP 2X Pipe envoie les données et les commandes de façon multiplexée –On atteint 1Go/s pour lAGP 4X et 2Go/s pour lAGP 8X Les cartes mères possèdent un slot AGP pour recevoir les cartes graphiques utilisant ce bus. Les BUS

32 32 Le Bus USB Apparu en 1995 à la suite d'une collaboration entre Intel, Microsoft, Compaq, IBM, DEC, NEC et Northern Télécom Destiné à connecter, à reconnaître automatiquement et à gérer des périphériques externes : clavier, souris, joystick, imprimante, scanners, appareil photo numérique, camescope, etc.) Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s Permet de connecter à chaud et en série jusqu'à 127 périphériques Les BUS

33 33 Les BUS Le Bus USB Boîtier USB Scanner Lecteur ZIP Imprimante

34 34 Le Bus SCSI Small Computer System Interface L'idée de base du bus SCSI (fabriquant de disque dur Shugart) est de rendre la gestion des périphériques indépendante de l'ordinateur (nouveau périphérique, nouvelle interface, nouveau gestionnaire). Le bus SCSI est dit : Intelligent car il dispose de son processeur (sur une carte ou sur la carte mère). Multimaître car il peut relier 8 (ou 16) périphériques dont chacun peut initialiser et diriger les échanges entre ces périphériques. Les BUS

35 35 Le Bus SCSI Les BUS Connecteur externe Connecteur interne Bus PCI 3 Connecteurs sur certaines cartes

36 36 Le Bus SCSI : Exemples de Systèmes SCSI Les BUS Périphérique 1 Périphérique n Périphérique 2 …. Terminateur (bouchon) Carte SCSI Périphérique 1 Périphérique n Périphérique 2 …. Terminateur (bouchon) Carte SCSI Périphérique 1 Périphérique n Périphérique 2 …. Terminateur (bouchon)

37 37 Le Bus SCSI Le contrôleur SCSI peut être intégré à la carte mère (configuration serveur) ; Ceci limite l'évolution, la carte ne peut-être changée. Chaque périphérique a son propre numéro d'identification : LUN (Logical Unit Number). Le contrôleur possède lui aussi un LUN, en général le n°7. Il reste donc 6 ou (15) numéros pour les périphériques. Le terminateur peut être logiciel. Les BUS

38 38 Le Bus SCSI Évolution des bus SCSI SCSI - 1 apparaît en C'est un bus à 5Mhz sur 8 bits avec 5 Mo/s de transfert. Longueur maximum du câble : 6 mètres. Cette norme donnait aux fabricants une trop grande marge d'interprétation. SCSI - 2 apparaît avec un jeu de commandes commun à tous les périphériques. La fréquence du bus est de 10 Mhz. Longueur maximum du câble : 3 mètres. Les BUS

39 39 Le Bus SCSI Le SCSI-2 se décompose en : SCSI Fast - Bus sur 8 bits à 10 Mo/s SCSI Wide bus sur 16 bits à 20 Mo/s puis sur 32 bits à 40 Mo/s Le SCSI Ultra (ou Fast-20) Fréquence du bus 20 Mhz Longueur maximum du câble : 1,5 mètres. Sur 8 bits à 20 Mo/s Sur 16 bits à 40 Mo/s Les BUS

40 40 Le Bus SCSI SCSI Ultra 2 (ou Fast 40) Permet la connexion de 15 périphériques Longueur maximum du câble : 12 mètres ( utilisation de la technologie Low Voltage Differential - LVD ). Fréquence du bus 40 Mhz Sur 8 bits à 40 Mo/s Sur 16 bits à 80 Mo/s Les BUS

41 41 Le Bus SCSI SCSI Ultra 3 (ou Fast 80) Permet la connexion de 31 périphériques Fréquence du bus 80 Mhz Sur 8 bits à 80 Mo/s Sur 16 bits à 160 Mo/s en Wide Ultra 640 SCSI 3 :16 bits à 640 Mo/s Les BUS

42 42 Le Bus IDE et EIDE Le standard ATA (Advanced Technology Attachment) est commercialisé sous le nom : IDE : Integrated Drive Electronic puis EIDE : Enhanced IDE. L'EIDE est la norme actuelle Les cartes mères possèdent généralement 2 contrôleurs et donc 2connecteurs IDE. La norme ATAPI ( PI pour Packed Interface ) ajoute la possibilité de faire fonctionner sur des ports IDE des périphériques autres que des disques durs : CD- ROM, Streamer, Lecteur ZIP, etc. Les BUS

43 43 Le Bus IDE et EIDE Les BUS Les deux connecteurs IDE

44 44 Le Bus IDE et EIDE La vitesse de transfert des données dépend du protocole de transmission : PIO ( Programming Input/Output ) En mode Mo/s En mode Mo/s MULTIWORD DMA ( Direct Memory Access ) permet des transferts entre 11 et 16 Mo/s L'Ultra DMA permet d'atteindre des transferts de 33, 66, 100, 133 Mo/s Les BUS

45 45 Le Bus IDE et EIDE Connexion des périphériques Les BUS Périphérique 0 Maître Périphérique 1 Esclave Connecteur 1 Périphérique 0 Maître Périphérique 1 Esclave Connecteur 2

46 46 La CARTE MERE La MEMOIRE

47 47 Les Mémoires Dispositifs électroniques capables d'enregistrer de l'information puis de la restituer. Deux grandes classes de mémoires : La mémoire centrale (et assimilée) La mémoire de masse – Le Disque Dur (et assimilé) – Le Disque optique – La bande magnétique (mémoire électronique \\ mémoire magnétique et optique)

48 48 Les Mémoires Classification des mémoires (cf. tableau) Caractéristiques des mémoires (cf. tableau) Petite synthèse :

49 49 Les Mémoires électroniques On distingue traditionnellement : – La mémoire vive RAM : Random Acces Memory – La mémoire morte ROM : Read Only memory (Il s'agit d'appellations génériques qui regroupent chacune différentes technologies)

50 50 Les connecteurs mémoire Vive (RAM) Les Mémoires électroniques Le BIOS en mémoire morte (ROM)

51 51 On distingue traditionnellement : La ROM La PROM L'EPROM L'EEPROM La FLASHROM Les Mémoires mortes ( les ROMs )

52 52 Les Mémoires mortes ( les ROMs ) La ROM (Read Only Memory) C'est un circuit dont le contenu à été programmé à sa fabrication et qui ne peut plus être effacé ni modifié. Une mise à jour de son contenu implique donc un remplacement du circuit. Le coût relativement élevé de leur fabrication impose une fabrication en grande série. Au départ, ces mémoires étaient utilisées pour stocker les parties bas-niveau du système d'exploitation de l'ordinateur (BIOS du PC par exemple).

53 53 Les Mémoires mortes ( les ROMs ) Une ROM est composée d'une grille dont les lignes sont reliées aux colonnes par des diodes (ou des transistors). L'adresse sélectionne une ligne. Le nombre de lignes donne la capacité en mots de la ROM. La donnée est reçue sur les colonnes. Le nombre de colonnes fixe la taille du mot mémoire. Ainsi une mémoire de 1024 octets aura donc 1024 lignes et 8 colonnes.

54 54 Les Mémoires mortes ( les ROMs ) V Choix d'une ligne ("fermeture de l'interrupteur") 2 Le courant "s'écoule" vers la masse 3 Récupération du mot mémoire sur les colonnes Fonctionnement

55 55 Les Mémoires mortes ( les ROMs ) Fonctionnement Exemple d'une ROM à diode avec 64 bits DECODEUR A5 A4 A3 DECODEUR A2 A1 A0 Valeur

56 56 Les Mémoires mortes ( les ROMs ) La PROM (Programmable ROM) Il s'agit d'une ROM dont le contenu est crée par un utilisateur à l'aide d'un programmateur de PROM (ou brûleur). Au départ la puce ne renferme que des «1» et le brûleur transforme les «1» en «0» Ces composants, identiques à l'usage à la ROM, concernent des petites séries ou des essais.

57 57 L'EPROM (Erasable Programmable Read Only Memory) Mémoire morte programmable et effaçable. L' EPROM est une PROM dans laquelle il est possible d'écrire, mais également d'effacer le contenu. Les Mémoires mortes ( les ROMs )

58 58 L'effacement est effectué par une petite fenêtre sur la puce, qui placée sous une intense lumière UV (ultraviolet), remet toutes les valeurs brûlées à leur état initial. Les EPROM coûtent plus chères que les PROM, cependant elles peuvent être réutilisées plusieurs fois. Elles sont utilisées lors des tests ou dans des situations (laboratoires…) où les données sont appelées à être modifiées souvent (chaque jour ou semaine...). Les Mémoires mortes ( les ROMs )

59 59 L'EPROM (Erasable Programmable Read Only Memory) Les Mémoires mortes ( les ROMs ) Lucarne d'effacement

60 60 L'EEPROM (Electrically Erasable Programmable Read Only Memory) Mémoire morte programmable et effaçable électriquement. Une EEPROM est une sorte de EPROM qui peut être effacée électriquement sans utilisation de lampes UV. Les Mémoires mortes ( les ROMs )

61 61 La FLASHROM (Mémoire flash). EPROM effaçable et programmable électriquement très rapidement par blocs de 64 Ko. Cette catégorie de ROM est conçue avec une intégration très importante : 1 transistor par point mémoire -bit- au lieu de 2 dans une EEPROM. Capacité importante pour un faible encombrement. Les Mémoires mortes ( les ROMs )

62 62 La FLASHROM (Mémoire flash). Utilisation : Pour les cartes mémoire PCMCIA des ordinateurs portatifs ( Personnal Computer Memory Card International Association ). Pour installer le BIOS sur la carte mère. L'utilisateur peut ainsi effectuer lui-même les mises à jour. Les Mémoires mortes ( les ROMs )

63 63 On distingue traditionnellement : La mémoire statique (SRAM) La mémoire dynamique (DRAM) Les Mémoires vives ( les RAMs )

64 64 RAM Statique –Elle est constituée de bascules composée de 6 transistors et peut conserver l'information jusqu'à une centaine d'heures selon le type de transistor utilisé. –Elle est très rapide entre 15 et 30 ns. –Elle est onéreuse du fait de la difficulté de l'intégration. –Elle est surtout utilisée pour la mémoire cache. Les Mémoires vives ( les RAMs )

65 65 RAM Dynamique – Elle est constituée de cellules composées d'1 condensateur et d'1 transistor. Mais le condensateur est un composant qui perd naturellement sa charge. Il faut donc procéder régulièrement à une relecture et une réécriture des données pour recharger le condensateur : c'est le rafraîchissement. –Le temps d'accès à la DRAM est d'environ 60 ns - 70 ns Les Mémoires vives ( les RAMs )

66 66 Les différentes RAM dynamiques Les SIMM (Single InLine Memory Module) DRAM à 8, 16 et 32 bits (avec ou sans parité). Elles doivent êtres montées par paires sur des connecteurs 72 broches. Elles se déclines en deux technologies : La SIMM FPM (Fast Page Mode) La SIMM EDO (Extended Data Out) Les Mémoires vives ( les RAMs )

67 67 –La SIMM FPM (Fast Page Mode) La lecture (ou l'écriture) d'un mot mémoire est suivi par la lecture (ou l'écriture) du mot suivant. Il y a anticipation de l'opération par le contrôleur de la mémoire. –La SIMM EDO (Extended Data Out) Variante technologique de la précédente afin de la rendre plus rapide. Les Mémoires vives ( les RAMs )

68 68 Les DIMM (Dual Inline Memory Module) Barrettes mémoires avec des mots de 64 bits. Elles peuvent se monter seules sur des connecteurs à 128 broches. Elles se déclinent en deux technologies : SDRAM (Synchronous Dynamic RAM) DDR SDRAM (DoubleData Rate) Les Mémoires vives ( les RAMs )

69 69 –SDRAM (Synchronous Dynamic RAM) Type de RAM apparu en 1997 permettant une lecture des données synchronisée avec le processeur. Ainsi la SDRAM est capable de fonctionner avec une cadence de 100Mhz et 133Mhz, lui permettant d'obtenir des temps d'accès d'environ 10 ns. Les Mémoires vives ( les RAMs )

70 70 –DDR SDRAM (DoubleData Rate) Il s'agit d'une évolution de la SDRAM qui utilise un connecteur à 184 broches. D'une technologie identique à la SDRAM elle double son débit en envoyant deux mots de 64 bits Les Mémoires vives ( les RAMs )

71 71 Les RDRAM (Rambus DRAM) Type de mémoire permettant de transférer les données sur un bus d'une largeur de 16 bits à une cadence de 800Mhz (augmentation de la fréquence au lieu de la largeur). Comme la SDRAM, ce type de mémoire est synchronisé avec l'horloge du processeur pour améliorer les échanges de données, temps daccès inférieur à 5 ns. Les Mémoires vives ( les RAMs )

72 72 La RDRAM est aujourd'hui en perte de vitesse au profit de la SDRAM DDR qui présente des performances très proches et qui est meilleur marché. Les Mémoires vives ( les RAMs )

73 73 Petit tableau de comparaison Les Mémoires vives ( les RAMs ) Source société Rambus - Site Web

74 74 A côté de ces mémoires on trouve des mémoires spécialisées construites avec des technologies plus performantes mais souvent plus onéreuses. On peut citer : La VRAM (Video RAM) qui possède deux ports de communication. La WRAM (Windows RAM) Identique à la VRAM, elle possède et exécute ses propres traitements. Les Mémoires vives ( les RAMs )

75 75 La CARTE MERE L'unité de commande Le processeur et son fonctionnement

76 76 Plan Le processeur Unité Centrale / Unité de commande ( Approche technologique ) Les registres du processeur ( Approche fonctionnelle - programmatique ) Les Modes d'adressage du processeur Adressage Immédiat Adressage Implicite Adressage Absolu Adressage Indirect Adressage Relatif

77 77 Associée à l'UAL et à la mémoire centrale l'unité de commande forme l'unité centrale Unité Centrale / Unité de commande Unité de Commande Unité de calcul (UAL) Mémoire auxiliaire Entrées Sorties Unité Centrale RAM ROM Mémoire Centrale

78 78 L'unité de commande garantit la bonne exécution d'un programme : –Prendre en mémoire les instructions les unes derrière les autres. –Décoder chaque instruction –Assurer l'exécution de chaque instruction en émettant des microcommandes vers les différents organes. Schéma simplifié de l'unité de commande Unité Centrale / Unité de commande

79 79 Les composants de l'unité de commande –Le registre instruction Il contient l'instruction qui sera exécutée. –Le décodeur Il "décode", transforme l'instruction en plusieurs "sous-instructions". En effet un instruction (ADD, MOV, etc.) est en fait composée de plusieurs opérations élémentaires (microcommandes). Unité Centrale / Unité de commande

80 80 Les composants de l'unité de commande –Le séquenceur Son rôle est de synchroniser, d'enchaîner les différentes microcommandes. Ce séquencemment se fait au rythme d'une horloge –Le compteur ordinal Il contient l'adresse de la prochaine instruction à exécuter. Unité Centrale / Unité de commande

81 81 Exécution d'un programme –Un programme qui doit être exécuté est chargé en mémoire ( par un autre programme, qui lui-même etc. - Quid du premier programme ?). – Le programme "chargeur" initialise le compteur ordinal du processeur avec l'adresse de la première instruction du programme chargé. – Le processeur charge le registre instruction avec le contenu de cette adresse, incrémente le compteur ordinal et exécute l'instruction... Unité Centrale / Unité de commande

82 82 Exécution d'un programme Unité Centrale / Unité de commande Add-i CO Add-i+1 CO= CO + 1 RI Inst-i Chargement du registre instruction avec le contenu de l'adresse figurant dans le CO Décodage de Inst-i par l'unité de commande Mémoire centrale Add-0 Instruction 1 Add-1 :::: Add-i : Instruction 2 Instruction i Instruction n Add-n : ::::

83 83 Unité Centrale / Unité de commande L'unité de commande fait partie de l'unité de centrale. Schéma simplifié de l'unité centrale

84 84 Les registres du processeur Quelques exemples –Les registres généraux. –Les registres spécialisés. –Le registre d'état. Le langage assembleur Étude de quelques instructions.

85 85 Modes d'adressage du processeur Un grand nombre d'instructions du processeur utilisent des données qu'elles lisent ou écrivent : –Dans la Mémoire Centrale –Dans les Registres du processeur des circuits spécialisés (composants E/S série, vidéo, etc.). Ces accès peuvent utiliser différents modes d'adressage.

86 86 Généralités sur les instructions du processeur D'une façon générale l'instruction est structurée ainsi : Modes d'adressage du processeur Ce qu'il faut faireAvec quoi faut-il le faire ? Opération, l'instruction proprement dite La données et/ou l'adresse Exemple : (voir syntaxe) MOVAH, 02 Déplacer (Mov) La données 02 vers le registre AH

87 87 L'ADRESSAGE IMMEDIAT L'instruction contient une donnée et non une adresse ( la destination est toujours une adresse ). Exemples : MOV C001, 02 Mettre la valeur 02 à l'adresse C001 ADD CX, 04 Additionner 04 avec le contenu du registre CX Modes d'adressage du processeur

88 88 L'ADRESSAGE IMPLICITE Le code binaire de l'instruction contient l'adresse d'un ou deux registres internes. Exemples : INC reg 01000xxx - Avec xxx l'un des 8 registres (2 3 ). MOV AH, 02 L'ensemble Mov AH = B4 h soit 2 octets au lieu de 3 Modes d'adressage du processeur

89 89 L'ADRESSAGE ABSOLU (ou direct) L'instruction contient l'adresse réelle physique. Exemples : MOV C001, AL Déplacer le contenu de AL à l'adresse C001. ADD 1B3F, 04 Additionner 4 avec le contenu de l'adresse 1B3F et mettre le résultat dans 1B3F. Modes d'adressage du processeur

90 90 L'ADRESSAGE INDIRECT L'instruction contient une adresse qui contient l'adresse effective. Principe : Instruction, xxxxx Modes d'adressage du processeur Mémoire Add1 Add2 Valeur Add1 Add1 peut-être un registre ou une adresse mémoire

91 91 L'ADRESSAGE INDIRECT On distingue : L'adressage indirect par registre ou Add1 pointe sur un registre du processeur. – Exemple : MOV AX, [BP] – Exemple d'adressage indirect par registre avec incrémentation ( cf. instruction MOVS ). Modes d'adressage du processeur

92 92 Adressage indirect par registre avec incrémentation (ou ADRESSAGE INDEXE) Modes d'adressage du processeur Mémoire Add1 Valeur 1 Add2 Valeur 2 Registre Automatiquement (Registre) = (registre) + 1 Instruction Registre Add1 Instruction Registre Add2 Note : Add2 = Add1 + 1

93 93 L'ADRESSAGE INDIRECT On distingue : L'adressage indirect par mémoire ou Add1 pointe sur un mot mémoire Modes d'adressage du processeur Mémoire D3B4 E000 Valeur MOV AX, [D3B4] "Valeur" sera déplacée vers le registre AX

94 94 L'ADRESSAGE RELATIF Il s'agit d'un adressage indirect plus un déplacement (ou offset). L'adressage indirect peut se faire soit par l'intermédiaire d'un registre soit par l'intermédiaire du compteur ordinal (qui est également un registre) Modes d'adressage du processeur

95 95 L'ADRESSAGE RELATIF Principe : Modes d'adressage du processeur Mémoire Add0 Valeur 0 Add1 Valeur 1 :::: AddN : Valeur n Instruction CodeRegistre Déplacement Registre spécialisé ou Compteur ordinal + Add0

96 96 Schéma simplifié dune UNITE DE COMMANDE Séquenceur Décodeur Compteur Ordinal Registre dÉtat + 1 MicroCommandes Code Opération Zone Adresse Registre Instruction

97 97 Schéma simplifié dune UNITE CENTRALE

98 98 Les INTERRUPTIONS La CARTE MERE

99 99 Présentation Le dialogue entre le processeur et ses périphériques peut-être initialisé par l'un ou l'autre. Lorsque l'initiative est donnée au processeur on parlera de SCRUTATION Régulièrement une routine du système d'exploitation interroge (scrute) tous les périphériques pour savoir s'il désire communiquer des informations.

100 100 Lorsque l'initiative revient au périphérique on parlera d'INTERRUPTION Une interruption sera donc un SIGNAL qui permet à un événement aléatoire d'être pris en compte par le processeur. L'événement peut-être : Externe au processeur –En provenance d'un périphérique. On parlera d'une interruption matérielle. Présentation

101 101 L'événement peut-être : Externe au processeur –En provenance d'un programme. On parlera d'un interruption logicielle. Interne c'est à dire généré par le processeur –Pour des évènements exceptionnels comme "Division par zéro", "Dépassement de capacité", etc. Présentation

102 102 TOUS les périphériques sont associés à une interruption. Elles ont donc un aspect : –Technologique : Signal, connexion et composant. –Logiciel : Routine de traitement par le système d'exploitation. Que faut-il faire quand ce signal est reçu ? Présentation

103 103 Aspect Hardware de l'interruption Interruptions Multiniveaux Système obsolète car coûteux en broches Processeur IRQ1IRQ3 IRQ2 Périphérique A Périphérique B Périphérique C

104 104 Interruptions à ligne unique Aspect Hardware de l'interruption Processeur Composant Périphérique A Périphérique B Périphérique C IRQ1IRQ3 IRQ2 INT A la réception du signal INT le processeur lance une recherche par scrutation pour trouver l'origine de l'interruption

105 105 Interruption vectorisée Aspect Hardware de l'interruption Processeur Contrôleur d'interruption PIC Périphérique A Périphérique B Périphérique C IRQ1IRQ3 IRQ2 INT L'interruption est ici traitée à l'aide d'un VECTEUR d'INTERRUPTION (voir suite)

106 106 Les processeurs ont en général deux types de lignes d'interruption –NMI – Interruption non masquable –INTR – Interruption masquable ( voir les schémas des processeurs distribués ) Qu'est-ce qu'une interruption masquable ? Aspect Hardware de l'interruption

107 107 Une interruption arrête ce programme et déclenche l'exécution d'un programme de gestion de cette interruption Aspect Hardware de l'interruption Programme initial Programme De l'interrupt. 1 INT 1 Programme De L'interrupt. 2 INT 2 Mais rien n'interdit à priori à une seconde interruption d'interrompre la première.

108 108 L'importance du traitement de la première interruption peut-être telle qu'elle ne doit pas être interrompue : Une interruption non masquable (NMI) sera une interruption qui ne pourra pas être interrompue L'interruption sera qualifié de masquable lorsqu'un programme peut demander au processeur de l'ignorer (Bit I du registre d'état chez Intel + Instruction STI). Aspect Hardware de l'interruption

109 109 Exemple d'utilisation d'une interruption non masquable. Aspect Hardware de l'interruption Schéma d'un onduleur avec sauvegarde automatique Carte AlimentationSignal en cas de coupure Alimentation Ordinateur Onduleur + Batteries Proc. Interruption non masquable NMI

110 110 Traitement de l'interruption Il s'agit de l'aspect logiciel de l'interruption. Ce traitement peut de décomposer en 3 étapes : –La demande d'interruption ( aspect hardware ). –L'acceptation de l'interruption. –Le traitement proprement dit.

111 111 Première étape : Demande d'interruption Traitement de l'interruption ProcesseurProcesseur Contrôleur dinterruption Périphérique IRQ 7 IRQ 0 1 Demande dInterruption 2

112 112 Seconde étape : Autorisation de l'interruption Traitement de l'interruption ProcesseurProcesseur Périphérique Interruption 1 Autorisée 2 Dépôt sur le bus des données des coordonnées de linterruption Bus de données IRQ 7 IRQ 0 Contrôleur dinterruption ProcesseurProcesseur Périphérique IRQ 7 IRQ 0 Contrôleur dinterruption

113 113 Troisième étape : Le traitement Traitement de l'interruption Sauvegarde du contexte du processeur dans la PILE Registres du processeur PILE A

114 114 Traitement de l'interruption Troisième étape : Le traitement B Compteur Ordinal Vecteur dinterruptions ADD Recherche de ladresse du programme de gestion de linterruption 1 ADD 2 Transfert de l'adresse du programme De gestion de l'interruption

115 115 Troisième étape : Le traitement Traitement de l'interruption C Compteur Ordinal Mémoire ADD Programme de gestion de linterruption ADD Exécution du programme Situé à l'adresse ADD

116 116 Troisième étape : Le traitement Traitement de l'interruption Restauration du contexte du processeur dans la PILE Registres du processeur PILE D


Télécharger ppt "1 La CARTE MERE Introduction. 2 MATERIEL ORDINATEUR PERIPHERIQUES Microprocesseur SORTIESENTREESMémoire C. ROMRAM Présentation fonctionnelle (Rappel)"

Présentations similaires


Annonces Google