La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Camille LEROUX, Christophe JEGO, Patrick ADDE, Michel JEZEQUEL, Gérald LE MESTRE Institut TELECOM / TELECOM Bretagne Turbo décodage de codes produits Reed-Solomon.

Présentations similaires


Présentation au sujet: "Camille LEROUX, Christophe JEGO, Patrick ADDE, Michel JEZEQUEL, Gérald LE MESTRE Institut TELECOM / TELECOM Bretagne Turbo décodage de codes produits Reed-Solomon."— Transcription de la présentation:

1 Camille LEROUX, Christophe JEGO, Patrick ADDE, Michel JEZEQUEL, Gérald LE MESTRE Institut TELECOM / TELECOM Bretagne Turbo décodage de codes produits Reed-Solomon pour le très haut débit - Séminaire des doctorants de TELECOM Bretagne - 28 Mars 2008

2 TELECOM BretagneSéminaire des doctorantsPage 2 1 ère génération : codes algébriques simples: RS(255,239) 2 ème génération: codes en blocs concaténés 3 ème génération : Turbo Codes en Blocs (TCB) Gain de codage > 10dB Rendements de codage élevés, Faible complexité de décodage, Taux de parallélisme élevés. FEC dans les communications optiques

3 TELECOM BretagneSéminaire des doctorantsPage 3 Etat de lart Nombreuses études algorithmiques montrent les bonnes performances des TCB pour loptique (BCH et RS) Plusieurs architectures, implantations utilisent des TCB-BCH Mitsubishi a proposé un turbo décodeur BCH(144,128)x(256,239) sur FPGA, R=0.764, NCG > 10dB, D = 156 Mb/s. => Pas darchitecture très haut-débit pour le turbo- décodage des codes produits RS

4 TELECOM BretagneSéminaire des doctorantsPage 4 Red. Lignes П -1 ПD col D ligne Symboles dinformations k2k2 k1k1 Red. Sur red. Red. colonnes n2n2 n1n1 n p = n 1 ×n 2 k p = k 1 ×k 2 p = 2 × 1 C 1 (n 1, k 1, 1 ) C 2 (n 2, k 2, 2 ) n i : taille du code k i : nombre de symboles dinformations i : distance minimum Hamming C 1, C 2 : BCH / RS codes C p (n p, k p, p ) m Codage / turbo décodage des codes produits

5 TELECOM BretagneSéminaire des doctorantsPage 5 Performances de décodage des TCB BCH Bonne convergence Error-floor RS CV plus tardive Rendements plus élevés 3.5dB

6 TELECOM BretagneSéminaire des doctorantsPage 6 CodeR Gain de codage -10 Eligibles BCH(16,11)² NON BCH(32,26)² NON BCH(64,57)² OUI BCH(128,120)² OUI RS(15,13)² OUI RS(31,29)² OUI RS(63,61)² OUI RS(127,125)² NON Performances de décodage des TCB (suite…)

7 TELECOM BretagneSéminaire des doctorantsPage 7 Architecture de turbo-décodeurs de codes produits très haut débit Elementary decoder for row 1 Elementary decoder for row 2 Elementary decoder for row n Interconnection network Elementary decoder for column 1 Elementary decoder for column 2 Elementary decoder for column n Interconnection network A module for one iteration i j n columns of n symbols

8 TELECOM BretagneSéminaire des doctorantsPage 8 Architecture du décodeur élémentaire SISO

9 TELECOM BretagneSéminaire des doctorantsPage 9 Augmenter le débit dune architecture sans quantifier le coût en complexité nest pas pertinent… n m R f SISO S = D RS (n) =m D BCH (n) D = P R f SISO P = n m Débit Taux de Parallélisme Efficacité : = D S Comparaison darchitectures haut-débit

10 TELECOM BretagneSéminaire des doctorantsPage 10 S RAM > 0.5 S totale S RAM = O(P²) S logique = O(P) A débit fixe, S BCH >S RS A surface fixe, D RS >D BCH (RS) > (BCH) BCH(64,57)² RS(31,29)² Comparaison de lefficacité des turbo décodeurs RS vs BCH

11 TELECOM BretagneSéminaire des doctorantsPage 11 Carte de la société DINIGROUP contenant 6 FPGAs Virtex5 LX330 Communication via bus PCI Interconnexion simple ou différentielle (LVDS) Liens SERDES disponibles pour augmenter la bande passante entre FPGAs. Plateforme de prototypage

12 TELECOM BretagneSéminaire des doctorantsPage 12 LFSR Codeur RS(31,29)² AWGN Channel emulator SERDESSERDES SERDESSERDES Turbo- décodeur RS(31,29)² LFSR Compteur derreurs Main Bus Ctrl PCIPC FPGA V5 LX330 E b /N 0 BER Bus PCI f max = 58.75MHz D in = 9 Gb/s D out = 8 Gb/s Validation du turbo-décodeur RS(31,29) ² sur 1 itération

13 TELECOM BretagneSéminaire des doctorantsPage 13 Gen. Data Iter #1Iter #2 Iter #4Iter #3Iter #5 BER #1BER #2 BER #3BER #4BER #5 f max = 38.75MHz D in = 6 Gb/s D out = 5.25 Gb/s Validation des performances de décodage sur 5 itérations PC Eb/N0

14 Camille LEROUX, Christophe JEGO, Patrick ADDE, Michel JEZEQUEL, Gérald LE MESTRE Institut TELECOM / TELECOM Bretagne Turbo décodage de codes produits Reed-Solomon pour le très haut débit - Séminaire des doctorants de TELECOM Bretagne - 28 Mars 2008

15 TELECOM BretagneSéminaire des doctorantsPage 15 Validation dune itération de décodage sur quelques matrices PC Contrôleur PCI RAM Turbo-décodeur RS(31,29)² 1 itération FPGA V5 LX matrices validées à E b /N 0 =0dB f max (TD)= 50MHz D in = 9 Gb/s D out = 8 Gb/s <50% des ressources utilisées


Télécharger ppt "Camille LEROUX, Christophe JEGO, Patrick ADDE, Michel JEZEQUEL, Gérald LE MESTRE Institut TELECOM / TELECOM Bretagne Turbo décodage de codes produits Reed-Solomon."

Présentations similaires


Annonces Google