La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

ELE6306 Tests de Systèmes Électroniques Test intégré de circuits analogiques par oscillation avec analyse de signature Présenté par Mathieu Larouche et.

Présentations similaires


Présentation au sujet: "ELE6306 Tests de Systèmes Électroniques Test intégré de circuits analogiques par oscillation avec analyse de signature Présenté par Mathieu Larouche et."— Transcription de la présentation:

1 ELE6306 Tests de Systèmes Électroniques Test intégré de circuits analogiques par oscillation avec analyse de signature Présenté par Mathieu Larouche et Sébastien Ethier

2 Plan de la Présentation Introduction 1.OBIST 2.Analyse de signature 3.Simulations Conclusion

3 Introduction Circuits analogiques sont difficiles à tester Plusieurs paramètres avec tolérances Différents types de tests De plus en plus intégrés dans des SoC Ajout de plusieurs broches dentrées/sorties

4 Introduction Test de circuits numériques Techniques plus matures Test « pass or fail » simple Test de circuits analogiques Techniques peu evoluées Tests spécifiques selon le type de circuit Test « pass or fail » difficile à évaluer (fautes catastrophiques et paramétriques)

5 Quest-ce quune faute catastrophique? Affectent le circuit de façon extraordinaire Changent le comportement du circuit Plus facile à détecter Quest-ce quune faute paramétrique? Variations minimes sur les composantes du circuit Plus difficile à détecter Dans le domaine analogique (domaine infini) Introduction

6 Plan de la Présentation Introduction 1.OBIST 2.Analyse de signature 3.Simulations Conclusion

7 Techniques proposées BIST solution intéressante Aide pour laccessibilité du circuit Nécessite beaucoup de circuiterie OBIST Simplifie la circuiterie à lentrée OBIST avec analyse de signature avec TDM Permet une simplification de la circuiterie à la sortie 1. OBIST

8 Oscillation-based Built-In Self Test Modification du CUT pour en faire un oscillateur en mode de test Caractéristiques (fréquence, amplitude, phase, forme) de loscillation sont directement dépendantes des paramètres du CUT Fautes (catastrophiques ou paramétriques) entraînent des déviations de loscillation du CUT fautif par rapport à celle du circuit correct

9 1. OBIST Exemple simple

10 Plan de la Présentation Introduction 1.OBIST 2.Analyse de signature 3.Simulations Conclusion

11 Architecture basée sur un comparateur Time-Division Multiplexing (TDM) avec compteurs Simple Petite surface Deux paramètres de loscillation: Fréquence Amplitude 2. Analyse de signature

12 Architecture globale 2. Analyse de signature

13 Comparateur TDM 2. Analyse de signature

14 Signatures sont les valeurs des compteurs Valides pour les mêmes: Tensions de références Fréquence dhorloge Durée de test Ces paramètres changent la sensibilité de lanalyse de signature Possibilité de calculer la fréquence de loscillation à partir des comptes 2. Analyse de signature

15 Plan de la Présentation Introduction 1.OBIST 2.Analyse de signature 3.Simulations Conclusion

16 3. Simulations Plusieurs circuits déjà testés dans la littérature Amplificateurs opérationnels Filtres (Sallen Key, Notch, Continuous Time State Variable, Leapfrog) ADC et DAC Comparateurs Utilisation dun circuit simple pour tester la technique Simulations sous Matlab/Simulink

17 3. Simulations Filtre passe-haut Sallen Key R 1 = R 2 = 2,26 kΩ C 1 = 20 nF C 2 = 10 nF

18 3. Simulations Modèle sous Simulink

19 3. Simulations OBIST Rétroaction : Oscillation : Amplitude = 0,04134 à -0,04127 V Fréquence = 6452 Hz G = 7, avec R = 1 kΩ C = 100 nF

20 3. Simulations Paramètres du comparateur TDM V ref1 = 0,039 V et V ref2 = -0,039V Fréquence dhorloge = 2 MHz Temps de test = 2 ms Signatures pour le CUT sans faute : Compteur1 = 259 Compteur2 = 1838

21 3. Simulations Simulation des fautes catastrophiques Utilisation des modèles de court-circuit et de circuit ouvert Recalculer la fonction de transfert pour les capacités Simulation avec ces nouvelles fonctions de transfert Simulation des fautes paramétriques Plusieurs simulations avec des variation sur les composantes Étude des effets sur les signatures

22 3. Simulations Fautes catastrophiques FauteCompteur1Compteur2Commentaire R 1 court-circuit V osc R 1 circuit ouvert12000V osc 0 R 2 court-circuit01999V osc 0 R 2 circuit ouvert2000 V osc C 1 court-circuit V osc C 1 circuit ouvert02000V osc 0 C 2 court-circuit2000 V osc C 2 circuit ouvert02000V osc 0

23 3. Simulations

24

25

26 Déterminer si le circuit est fautif ou non Étudier leffet des composantes sur le fonctionnement du circuit Permet de déterminer la marge acceptable de variation Pour le CUT actuel Formule pour la fréquence de coupure (Fc) Toutes les composantes ont le même effet sur Fc Les composantes affectent les signatures différemment

27 3. Simulations

28 Plan de la Présentation Introduction 1.OBIST 2.Analyse de signature 3.SimulationsConclusion

29 Conclusion OBIST avec TDM est une solution viable pour les circuits analogiques Bon compromis entre plusieurs facteurs Aire Temps de test Taux de couverture Étude spécifique pour chaque type de circuit pour déterminer les marges, etc

30 Conclusion Test sur un circuit de base (Sallen Key passe- haut) Il serait intéressant de voir le comportement de cette méthode avec des circuits plus complexes Lextraction de nœuds internes ou séparer le CUT pourrait améliorer le taux de couverture

31 Questions


Télécharger ppt "ELE6306 Tests de Systèmes Électroniques Test intégré de circuits analogiques par oscillation avec analyse de signature Présenté par Mathieu Larouche et."

Présentations similaires


Annonces Google