La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

ELE6306 : Test de systèmes électroniques Projet de cours Détection de faute de délai pour les circuits intégrés numériques par la technique dAnalyse de.

Présentations similaires


Présentation au sujet: "ELE6306 : Test de systèmes électroniques Projet de cours Détection de faute de délai pour les circuits intégrés numériques par la technique dAnalyse de."— Transcription de la présentation:

1 ELE6306 : Test de systèmes électroniques Projet de cours Détection de faute de délai pour les circuits intégrés numériques par la technique dAnalyse de Signal Transitoire (TSA) Professeur : A. Khouas Département de génie électrique École Polytechnique de Montréal

2 1 Plan de la présentation I. Introduction – Définition de TSA – Principaux avantages par rapport aux autre méthodes – Principe de fonctionnement II. Méthode de TSA – Lanalyse de délais par I DDT – La transformé de Fourier en phase de I DDT – Courbe de signature (Signature Waveforme, SW) – Analyse de la régression linéaire III. Expérimentation IV. Résultat V. Conclusion

3 2 Introduction 1. Définition Lanalyse de signal transitoire (TSA) est une méthode de test basée sur lanalyse des signaux transitoires de la tension V DDT ou du courant I DDT sur les lignes dalimentation dun circuit donné. Cette technique permet de détecter les défauts physiques. Dans notre projet, elle est surtout utilisée pour détecter laugmentation de délai causée par les défauts de court- circuit et circuit ouvert.

4 3 Introduction 2. Deux principaux avantages de TSA i. Lobservabilité de fautes est largement augmentée. Les points de test choisis ne sont pas obligés dêtre affectées directement par les défauts. Il nest pas nécessaire de propager les fautes jusquaux points de test ni aux sorties primaires chez TSA.

5 4 Introduction 2. Deux principaux avantages de TSA ii. Possibilité de distinguer les circuits défectueux et ceux contenant des variations causée par des tolérances En comparant les variations des signaux obtenues aux plusieurs points de test, on est capable de distinguer les circuits défectueux et ceux avec des variations causée par des tolérances.

6 5 Introduction 2. Principe de fonctionnement Variations de signal causées par des défectuosités sont régionales Effets de tolérance sont plutôt uniformes pour lensemble du circuit Évaluation de la variation de signal (V DDT ou I DDT ) dans lensemble du circuit permet didentifier les défectuosités

7 6 Méthode de TSA 1. Lanalyse de délais par I DDT – La figure 1 montre une chaîne dinverseurs avec leurs signaux I DDT et I DS correspondant. – La figure 2 est obtenue par la simulation de SPICE qui montre les signaux dentrées Gm et Gn avec leurs I DS correspondants.

8 7 Méthode de TSA Limite de lanalyse de délai seulement par les signaux de I DDT – Distorsions causées par des composants comme résistance, inductance, et capacité (RLC) contenant dans une source de lalimentation (cas réel), la propagation de signaux sur les multiples chemins et les bruits environnementales réduirent la précision de lanalyse de délai par les signaux de I DDT en pratique. – Comment contourner ces obstacles? La transformé de Fourier en phase de I DDT

9 8 Méthode de TSA 2. La transformé de Fourier en phase de I DDT – En appliquant cette technique, on peut fixer le signal I DDT dans un certain intervalle de fréquence qui nest pas affecté par les facteurs de distorsions. – Équation utilisée: X(αt) > 1/|α| * X(w/α) – La phase liée du signal I DDT peut être alors déterminée sans difficulté avec cette formule. – Les phases des signaux sont ensuite utilisées pour déterminer la région de fréquence et les courbes de signature.

10 9 Méthode de TSA La région de fréquence liée au délai – Selon le travail de Jim Plusquellic, la région quasi-linéaire est située entre 300MHz et 900MHz comme montr é dans la figure 3. L estimation de d é lai est donc effectu é e dans cette r é gion, puisque les distorsions sont largement exclues. – Dans notre cas, notre r é gion est plus large, parce que notre application de TSA est simulée par le logiciel Cadance avec CMOS 0,18 qui consid è re les conditions de circuits comme id é ales.

11 10 Méthode de TSA 3. Courbe de signature (SW) – La courbe de signature est définie comme la substruction entre un signal de I DDT en phase au point de test du DUT et un autre signal obtenu au même point de test du circuit correct (référence). – En é valuant l aire de la courbe de signature, on peut d é duire la r é gression lin é aire.

12 11 Méthode de TSA Distinguer les tolérances et les défectuosités PVZ (Process Variation Zone) : une bande de confiance de 99.5% (3σ) Effectuer sur toutes combinaisons paires des points de test Critère de décision: un point en dehors de PVZ = composant défectueux 4.Analyse de régression linéaire

13 12 Expérimentation 3 chaînes de 4 inverseurs Résistances 2 reliant les lignes d alimentation Transistor CMOS de taille minimale Test point: Iddy et Iddx

14 13 Expérimentation Table I CONFIGURATIONS DES SIMULATIONS Simulation 1 Circuit sans faute Simulation 2 variation globale de +10% sur les paramètres W et L Simulation 4 variation globale de +15% Simulation 5 variation globale de +20% Simulation 6 variation globale de +25% Simulation 7 (cc1) Court-circuit sur la 2 ième chaîne dinverseur Simulation 8 (cc2) Court-circuit sur la 1 ère chaîne Simulation 9 (cc3) Court-circuit sur les 2 ère et 3ième chaînes Simulation 10 (co1) Circuit ouvert sur la 2 ième chaîne Simulation 11 (co2) Circuit ouvert sur la 1 ère chaîne Simulation 12 (co3) Circuit ouvert sur les 2 ère et 3 ième chaînes

15 14 Expérimentation Résistance de court- circuit: 1K R é sistance de circuit ouvert: 1M

16 15 Résultat

17 16 Résultats Variation 10% Variation 25% Variation 15% SW (Iddy) SW (Iddx)

18 17Résultats Court-circuit Config.1 Court-circuit Config.2 Court-circuit Config.3 SW (Iddy)SW (Iddx)

19 18 Résultats Tableau III Les ratios de SWA (Iddy/Iddx) Phase SWA (Iddy/Iddx) Mag SWA (Iddy/Iddx) Circuit défectueux 25% Non 20% Non 15% Non 10% Non cc Oui cc Non cc Non co Oui co Non co Non

20 19 Conclusion TSA est capable de détecter de fautes de délai Potentielle intéressante comme instrument de test – Robustesse reste à prouver – Nécessite un grand nombre de point de test, mais combien? – Nécessite plusieurs plots de VDD.

21 20 Questions


Télécharger ppt "ELE6306 : Test de systèmes électroniques Projet de cours Détection de faute de délai pour les circuits intégrés numériques par la technique dAnalyse de."

Présentations similaires


Annonces Google