La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Formation en alternance Crolles Isere-France. Flot de conception numérique pour le test des mémoires embarquées dans les circuits.

Présentations similaires


Présentation au sujet: "Formation en alternance Crolles Isere-France. Flot de conception numérique pour le test des mémoires embarquées dans les circuits."— Transcription de la présentation:

1 Formation en alternance Crolles Isere-France

2 Flot de conception numérique pour le test des mémoires embarquées dans les circuits

3 Domaine dactivité Conception de circuits intégrés numériques En relation avec les équipes de: –Bibliothèques de cellules standards et mémoires –Conception de sous-systèmes lies aux mémoires –Développement de flot de conception numérique (vérification de code, synthèse logique, test, low-power, simulation, etc.) N° 83575

4 Environnement STMicroelectronics à Crolles dans lorganisation Central CAD & Design Solutions Equipe R&D, multiculturelle –Multi sites : Crolles – Inde –En contact avec les équipes de conception basées sur dautres sites (Grenoble, Italie, Maroc, Tunisie, USA et Inde) Equipe « sous-systèmes de Test de mémoire » : –Conception de systèmes compétitifs de test, diagnostic et réparation de mémoires dautres sous-système apportant une valeur ajoutées aux bibliothèques de base (interface de bus, correction derreur non permanente, etc. ) –Automatisation de linsertion des solutions de tests dans le flot de conception numérique de lexploitation des résultats en lien avec les testeurs de circuit

5 Exemple de sous-systèmes lies aux mémoires MEMORY Addr Csn Wen D Q D Q LOGIC ATE BIST Data REPAIR WRAPPER ECC, FIFO CTRL, Extenseur de Memory, Bus Interface etc Memory Test & Repair components TAP

6 Mission Validation des nos différentes solutions de sous- systèmes de mémoires dans le flot complet de conception logique: Environnement de Simulation, Synthèse et de Test Outil dinsertion de sous-systèmes de tests Contraintes du Flot Low-power Nouvelles techniques dassemblage de composants Etc. Benchmark des solutions avec la compétition Contribuer au support des outils et méthodes auprès des utilisateurs

7 Connaissances acquises lors de cette formation Flot de conception numérique en 65nm/45nm/32nm utilisé à STMicroelectronics: –Compréhension des compromis surface, timing, consommation –Codage RTL (VHDL et Verilog) –Simulation numérique –Preuve formelle –Synthèse logique –Testabilité Outils de CAO (Conception Assistée par Ordinateur) venant de différents fournisseurs de logiciels –Spécification des besoins –Utilisation –Esprit critique


Télécharger ppt "Formation en alternance Crolles Isere-France. Flot de conception numérique pour le test des mémoires embarquées dans les circuits."

Présentations similaires


Annonces Google