Logique combinatoire & Logique séquentielle

Présentation au sujet: "Logique combinatoire & Logique séquentielle"— Transcription de la présentation:

1 Logique combinatoire & Logique séquentielle
Laurent JEANPIERRE D’après le cours de Pascal FOUGERAY IUT de CAEN – Campus 3 Département Informatique

2 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

3 Circuit logique combinatoire
Portes logiques Algèbre de Boole Les sorties ne dépendent que des entrées Se lit « de gauche à droite » (Pas de boucles) Département Informatique

4 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

5 Département Informatique
Le comparateur Compare 2 mots binaires S = 1 si identiques S = 0 si différents Département Informatique

6 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

7 Département Informatique
Le demi-additionneur Somme de 2 bits X + Y = R S X Y R S 1 R Département Informatique

8 L’additionneur complet
½ additionneur : pas de retenue propagée  On décompose X+Y + Rp = (R1S1) + Rp = R1(S1+Rp) = RfSf Entrées X + Y S1 + Rp Final X Y Rp R1 S1 R2 S2 Rf Sf 1 Département Informatique

9 Additionneur Complet Additionneur n bits
Rp1 R1 Département Informatique

10 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

11 Département Informatique
Le décodeur Traduit Binaire  lignes physiques Département Informatique

12 Ex: Décodage d’adresses
Processeur, 8Ko de RAM (0000h-1FFFh) 13 lignes d’adresses Puces mémoire de 2Ko (000h-8FFh) 11 lignes d’adresses Ligne « Chip Select » (CS) RAM 0 RAM 1 RAM 2 RAM 3 Décod 2>4 Département Informatique

13 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

14 Département Informatique
Le multiplexeur Multiples informations  canal unique Sélection aiguillage : commande codée Ex : Multiplexeur 4 bits Département Informatique

15 Département Informatique
Multiplexeur (2) Département Informatique

16 Multiplexeur / Démultiplexeur
Ex : Transmission série h Compteur h s0 s1 Compteur s0 s1 Département Informatique

17 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

18 Unité Arithmétique & Logique
Cœur du microprocesseur Opérations simples sur mots binaires Inversion (NON) ET/OU Addition Les UAL modernes font bien plus… Département Informatique

19 Département Informatique
L’UAL (2) Département Informatique

20 Département Informatique
Une UAL 1 bit Département Informatique

21 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

22 Département Informatique
Logique séquentielle Circuit logique Portes logiques Algèbre de Boole Les sorties dépendent : des entrées des sorties précédentes Présence de « boucles » dans le circuit Entrées Sorties Circuit Combinatoire Circuit Séquentiel Département Informatique

23 Département Informatique
Exemple : E S1 S2 E S1t S2t S1t+1 S2t+1 1 Transitoire ! Transitoire ! Transitoire ! Instable ! Instable ! Instable ! Instable ! Département Informatique

24 Circuit synchrone / asynchrone
Présence de signaux transitoires Introduction d’une HORLOGE Les résultats seront « justes » au prochain coup d’horloge Alors le circuit est dit synchrone 4 temps différents t Département Informatique

25 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

26 Les bascules bistables
Point - mémoire 1 bit 2 états stables : 0 et 1 Caractéristiques : 1-2 entrées (+horloge si synchrone) 2 sorties complémentaires Q et Q n entrées prioritaires de positionnement asynchrone Département Informatique

27 Département Informatique
La bascule RS 2 variantes (actives à 0 / 1) Département Informatique

28 Département Informatique
Bascule RS (2) Q\Q \q 1 Final R\ S\q 1\1 Err. 1\0 0\1 0\0 mém Département Informatique

29 Département Informatique
Bascule RS (3) Q\Q \q 1 Final R\ S\q 1\1 0\1 0\0 1\0 mém Err. Département Informatique

30 Département Informatique
La bascule RST ou RSH Département Informatique

31 Département Informatique
La bascule D Bascule de base : R=S=1 interdit  S = ⌐R = D Département Informatique

32 Département Informatique
La bascule JK La plus utilisée : SJ, RK J=K=1  bascule « flip-flop » J K Q Effet q Mémoire 1 Mise à 0 Mise à 1 Bascule Département Informatique

33 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

34 Département Informatique
Les compteurs Circuit logiques capables de compter ou décompter de 1 à chaque impulsion Réalisés avec des bascules Peuvent être Pré - chargeables (remplis à la main) Synchrones (toutes sorties valides en même temps) Asynchrones (des effets transitoires sont présents) Département Informatique

35 Département Informatique
Décompteur modulo 8 Synchrone ou non ? Département Informatique

36 Département Informatique
Décompteur modulo 8 (2) Département Informatique

37 Décompteur modulo 8 (3) Dans la réalité…
Décalages dus à un système asynchrone (chaque porte induit un délai) Département Informatique

38 Compteur modulo 4 synchrone
Département Informatique

39 Générateur pseudo - aléatoire
« Rappel » mathématique : un polynôme primitif de degré n génère 2n-1 valeurs différentes La valeur 0 bloque le générateur Ordre Polynôme Période 1 1 + x 29 1 + x2 + x29 3 1 + x + x3 7 31 1 + x3 + x31 4 1 + x + x4 15 33 1 + x13 + x33 8 mégas 5 1 + x2+ x5 x x (©1993) Département Informatique

40 Générateur aléatoire Premier modèle (Gallois)
L’entrée d’une bascule est La sortie de la précédente la somme modulo 2 (XOR) de la précédente et de la dernière bascule 1 +1*X +0*X2 +X3 Département Informatique

41 Générateur aléatoire Second modèle (Fibonacci)
L’entrée de la première bascule est la somme modulo 2 (XOR) de certaines bascules 1*X4 +0*X3 +0*X2 +1*X +1 Département Informatique

42 Département Informatique
Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres Département Informatique

43 Les registres à décalage
Circuits logiques synchrones Composés de bascules en série Mémorise un mot binaire Permet des décalages Mot original 1 Décalage à gauche (x2) Décalage à droite (/2) Département Informatique

44 Registres à décalage (2)
Ex : Décalage à droite Mémoire coûteuse et peu pratique (1 porte pour chaque bit, n broches par mot mémoire) Département Informatique