La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Département Informatique Logique combinatoire & Logique séquentielle Laurent JEANPIERRE D’après le cours de Pascal FOUGERAY IUT de CAEN – Campus 3.

Présentations similaires


Présentation au sujet: "Département Informatique Logique combinatoire & Logique séquentielle Laurent JEANPIERRE D’après le cours de Pascal FOUGERAY IUT de CAEN – Campus 3."— Transcription de la présentation:

1 Département Informatique Logique combinatoire & Logique séquentielle Laurent JEANPIERRE D’après le cours de Pascal FOUGERAY IUT de CAEN – Campus 3

2 Département Informatique2 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

3 Département Informatique3 Circuit logique combinatoire Circuit logique Portes logiques Algèbre de Boole Les sorties ne dépendent que des entrées Se lit « de gauche à droite » (Pas de boucles)

4 Département Informatique4 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

5 Département Informatique5 Le comparateur Compare 2 mots binaires S = 1 si identiques S = 0 si différents

6 Département Informatique6 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

7 Département Informatique7 Le demi-additionneur Somme de 2 bits X +Y = R S XYRS R

8 Département Informatique8 L’additionneur complet ½ additionneur : pas de retenue propagée  On décompose X+Y + R p = (R 1 S 1 ) + R p = R 1 (S 1 +R p ) = R f S f EntréesX + YS 1 + R p Final XYRpRp R1R1 S1S1 R2R2 S2S2 RfRf SfSf

9 Département Informatique9 Additionneur Complet Additionneur n bits R1 Rp1Rp1

10 Département Informatique10 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

11 Département Informatique11 Le décodeur Traduit Binaire  lignes physiques

12 Département Informatique12 Ex: Décodage d’adresses Processeur, 8Ko de RAM (0000 h -1FFF h ) 13 lignes d’adresses Puces mémoire de 2Ko (000h-8FF h ) 11 lignes d’adresses Ligne « Chip Select » (CS) RAM 0 RAM 1 RAM 2 RAM 3 Décod 2>4

13 Département Informatique13 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

14 Département Informatique14 Le multiplexeur Multiples informations  canal unique Sélection aiguillage : commande codée Ex : Multiplexeur 4 bits

15 Département Informatique15 Multiplexeur (2)

16 Département Informatique16 Multiplexeur / Démultiplexeur Compteur h h s0s0 s1s1 s0s0 s1s1 Ex : Transmission série

17 Département Informatique17 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

18 Département Informatique18 Unité Arithmétique & Logique Cœur du microprocesseur Opérations simples sur mots binaires Inversion (NON) ET/OU Addition Les UAL modernes font bien plus…

19 Département Informatique19 L’UAL (2)

20 Département Informatique20 Une UAL 1 bit

21 Département Informatique21 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

22 Département Informatique22 Logique séquentielle Circuit logique Portes logiques Algèbre de Boole Les sorties dépendent : des entrées des sorties précédentes Présence de « boucles » dans le circuit Entrées Sorties Circuit Combinatoire Circuit Séquentiel

23 Département Informatique23 Exemple : E S1S1 S2S2 ES1 t S2 t S1 t+1 S2 t Transitoire ! Instable ! Transitoire !

24 Département Informatique24 t Circuit synchrone / asynchrone Présence de signaux transitoires Introduction d’une HORLOGE Les résultats seront « justes » au prochain coup d’horloge Alors le circuit est dit synchrone 4 temps différents

25 Département Informatique25 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

26 Département Informatique26 Les bascules bistables Point - mémoire 1 bit 2 états stables : 0 et 1 Caractéristiques : 1-2 entrées (+horloge si synchrone) 2 sorties complémentaires Q et Q n entrées prioritaires de positionnement asynchrone

27 Département Informatique27 La bascule RS 2 variantes (actives à 0 / 1)

28 Département Informatique28 Bascule RS (2) Q\Q\q01 Final R\S\q \1 Err. 1 1\1 1\0 1 1\10\10\01\0mém 01\10\1 1\10\1

29 Département Informatique29 Bascule RS (3) Q\Q\q01 Final R\S\q \10\10\01\0mém 1 1\00\0 1\0 1 0\0 Err. 00\1 0\0 0\1

30 Département Informatique30 La bascule RST ou RSH

31 Département Informatique31 La bascule D Bascule de base : R=S=1 interdit  S = ⌐R = D

32 Département Informatique32 La bascule JK La plus utilisée : S  J, R  K J=K=1  bascule « flip-flop » JKQQEffet 00qqMémoire 0101Mise à Mise à 1 11qqBascule

33 Département Informatique33 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

34 Département Informatique34 Les compteurs Circuit logiques capables de compter ou décompter de 1 à chaque impulsion Réalisés avec des bascules Peuvent être Pré - chargeables (remplis à la main) Synchrones (toutes sorties valides en même temps) Asynchrones (des effets transitoires sont présents)

35 Département Informatique35 Décompteur modulo 8 Synchrone ou non ?

36 Département Informatique36 Décompteur modulo 8 (2)

37 Département Informatique37 Décompteur modulo 8 (3) Dans la réalité… Décalages dus à un système asynchrone (chaque porte induit un délai)

38 Département Informatique38 Compteur modulo 4 synchrone

39 Département Informatique39 Générateur pseudo - aléatoire « Rappel » mathématique : un polynôme primitif de degré n génère 2 n -1 valeurs différentes La valeur 0 bloque le générateur OrdrePolynômePériodeOrdrePolynômePériode x x 2 + x x + x x 3 + x x + x x 13 + x 33 8 mégas x 2 + x x x (©1993)

40 Département Informatique40 Générateur aléatoire Premier modèle (Gallois) L’entrée d’une bascule est La sortie de la précédente la somme modulo 2 (XOR) de la précédente et de la dernière bascule 1+1*X+0*X 2 +X 3

41 Département Informatique41 Générateur aléatoire Second modèle (Fibonacci) L’entrée de la première bascule est la somme modulo 2 (XOR) de certaines bascules 1*X 4 +1*X+0*X *X 3

42 Département Informatique42 Contenu du cours Logique combinatoire Comparateur Additionneur Décodeur Multiplexeur UAL Logique séquentielle Bascules Compteurs Registres

43 Département Informatique43 Les registres à décalage Circuits logiques synchrones Composés de bascules en série Mémorise un mot binaire Permet des décalages Mot original0101 Décalage à gauche (x2)1010 Décalage à droite (/2)0010

44 Département Informatique44 Registres à décalage (2) Ex : Décalage à droite Mémoire coûteuse et peu pratique (1 porte pour chaque bit, n broches par mot mémoire)


Télécharger ppt "Département Informatique Logique combinatoire & Logique séquentielle Laurent JEANPIERRE D’après le cours de Pascal FOUGERAY IUT de CAEN – Campus 3."

Présentations similaires


Annonces Google