La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

* ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris 1 Modélisation du délai d’une porte CMOS SOI en faible inversion Alexandre VALENTIAN.

Présentations similaires


Présentation au sujet: "* ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris 1 Modélisation du délai d’une porte CMOS SOI en faible inversion Alexandre VALENTIAN."— Transcription de la présentation:

1 * ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris 1 Modélisation du délai d’une porte CMOS SOI en faible inversion Alexandre VALENTIAN * Olivier THOMAS * Andrei VLADIMIRESCU *,** Amara AMARA * FTFC 15/05/2003

2 FTFC Mai 2003 Paris2 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

3 FTFC Mai 2003 Paris3 0 V T0 V GS ILIL LOG(I DS ) W.I 0 W 0 S I DS =f(V GS ) I DS est exprimée en fonction de: –Densité de courant d 0 =I 0 /W 0 à V T0 –Pente sous le seuil

4 FTFC Mai 2003 Paris4 ILIL IL’IL’ 0 V TW V T0 V GS LOG(I DS ) S’ S W.d 0 VTVT I DS =f(V BS ) Le substrat flottant modifie V T0 et S –Paramètres:  (ajustement)  N A (procédé) –Constantes:  F Facteur Potentiel Paramètre de substrat de surface d’ajustement

5 FTFC Mai 2003 Paris5 I DS =f(V DS ) Canal long Paramètre d ’ajustement avec: Ids(Vds) pour un transistor à canal long Vds (V) Partie pseudo-saturée Partie pseudo- linéaire Indépendant de V DS en pseudo-saturation

6 FTFC Mai 2003 Paris6 I DS =f(V DS ) Canal court I SS est le courant de pseudo- saturation pour un transistor à canal long I SS est la pente du courant I DS pour les transistors à canal court aI SS représente l ’ordonnée à l ’origine Ids(Vds) pour un transistor à canal court Vds (V) I SS0 I SS1 a·I SS1 a·I SS0 ·I SS1 ·I SS0

7 FTFC Mai 2003 Paris7 Le Modèle Dépendances en V GS et V BS Partie pseudo- linéaire Partie pseudo- saturée

8 FTFC Mai 2003 Paris8 Extraction des paramètres Le modèle possède 5 paramètres: –1 paramètre du procédé N A   F –4 paramètres d ’ajustement a, m,  I DS (V GS,V DS =V DD,V BS =0) – I 0 = f(V T0,W 0 )  définit la densité de courant de référence I DS (V GS,V DS =V DD, V BS ) –  = f(V T0,V T ’)  définit le courant I SS de saturation I DS (V GS =V DD,V DS,V BS =0) –Extraction de a et  ajustement de I DS (V DS ) 0 V DS I DS I SS.(a+.V DS ) a ILIL 0 V Tw V T0 V GS LOG(I DS ) W.I0W0W.I0W0 S IL’IL’

9 FTFC Mai 2003 Paris9 Comparaison du modèle avec la technologie PD SOI 0.25µm Ids en fonction de Vds Vbs=0 Eldo Vbs=0.3 Eldo Vbs=0 modèle Vbs=0.3 modèle Vds (V)

10 FTFC Mai 2003 Paris10 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

11 FTFC Mai 2003 Paris11 Transition rapide de l’entrée Temps de propagation (tp HL ): –Les effets du transistor PMOS peuvent être négligés –C tot représente la somme de la charge et de la capacité de sortie de l’inverseur V DD OutIn C tot

12 FTFC Mai 2003 Paris12 Temps de propagation t PHL, t PLH Temps de propagation d’un inverseur CMOS:

13 FTFC Mai 2003 Paris13 Dépendances de C L et de V BS Le temps de propagation a une dépendance linéaire de la charge et une dépendance exponentielle de V BS

14 FTFC Mai 2003 Paris14 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

15 FTFC Mai 2003 Paris15 Transition lente de l’entrée dans la partie I, V DSP est petit donc on néglige I P dans la partie II, V GSP est petit donc on néglige également I P le courant du PMOS est 2 ordres de grandeur plus faible que celui du NMOS V DSP V GSP III

16 FTFC Mai 2003 Paris16 Temps de propagation t PHL On néglige les effets du transistor PMOS:

17 FTFC Mai 2003 Paris17 Variation du temps de propagation avec l’entrée temps de propagation t PHL : temps de propagation t PLH : le temps de propagation dépend linéairement de la vitesse de transition de la tension d ’entrée

18 FTFC Mai 2003 Paris18 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

19 FTFC Mai 2003 Paris19 Oscillateur en anneaux l’oscillateur en anneaux est composé de 10 inverseurs et d’une porte Nand pour démarrer les oscillations les performances de l’oscillateur sont obtenues, à partir du modèle, en additionnant les temps t PLH et t PHL calculés pour une transition rapide de l’entrée les performances intrinsèques de la technologie SOI 0.25µm dépendent exponentiellement de la tension d ’alimentation

20 FTFC Mai 2003 Paris20 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

21 FTFC Mai 2003 Paris21 Conclusion A partir d’un modèle sous-seuil simple incluant les dépendances en V GS, V BS et V DS, les équations du délai d’un inverseur ont été dérivées. Le temps de propagation obtenu prend en compte l’influence de la vitesse de transition de la tension d’entrée. Les résultats montrent une variation linéaire du délai avec la charge en sortie et la pente en entrée et une variation exponentielle avec la tension V BS. Appliqués à une structure d’oscillateur en anneaux, on note que les performances intrinsèques de la technologie SOI 0.25µm varient exponentiellement avec la tension d’alimentation. Les résultats obtenus sont en bonne concordance avec les simulations.


Télécharger ppt "* ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris 1 Modélisation du délai d’une porte CMOS SOI en faible inversion Alexandre VALENTIAN."

Présentations similaires


Annonces Google