PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.

Présentation au sujet: "PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées."— Transcription de la présentation:

1 PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées

2 Projet CAPS 2 CAPS: Qui sommes nous ?  2 chercheurs, 2 professeur(e)s, 5 doctorants, 1 ingénieur  4 thèses soutenues dans l’année  Deux activités fortement imbriquées :  Matériel : architecture des processeurs  Interactions matériel / logiciel (compilation, analyse)

3 3 CAPS: que faisons nous ?

4 Projet CAPS 4 Architecture des microprocesseurs  Comprendre les architectures hautes performances  Proposer les nouvelles architectures  Caches: skewed associative caches, …  Prédiction de branchement  Simultaneous Multithreading  Nouvelles organisations de processeurs

5 Projet CAPS 5 Les outils pour l’architecture  Simulation fine: cycle par cycle  Tracer les applications  Le simulateur IATO du jeu d’instruction IA64  ABSCISS: Génération automatique de simulateurs

6 Projet CAPS 6 Les défis de l’architecture  Passer de: “ la performance ultime à tout prix” à “la performance à un coût raisonnable”  Coût = surface, consommation, température, temps de mise au point, …

7 Projet CAPS 7 Interactions matériel / logiciel  Compilation : choisissez votre objectif !  La performance moyenne ultime  La consommation électrique  La taille du code  La prévisibilité temporelle  Analyse  Dynamique (simulation)  Statique (pire-temps d’exécution)  Domaines cibles : haute performance, embarqué

8 Projet CAPS 8 Les outils pour les interactions matériel/logiciel  La nécessité d’expérimenter !  Des systèmes prototypes : entre autres  SAGE : infrastructure de manipulation de programmes C/C++  SALTO : manipulation de langage assembleur  HEPTANE : estimation de pires temps d’exécution

9 Projet CAPS 9 Interactions matériel/logiciel : prototypes pour valider les concepts  CAHT: Intégration du « Case Base Reasoning » dans optimiseur de code  Compilation itérative pour les systèmes enfouis  ALISE: infrastructure pour l’optimisation bas- niveau, … Transfert du savoir-faire à la start-up CAPS Entreprise

10 Projet CAPS 10 Propositions de stages !!

11 Projet CAPS 11 Architecture  Architecture et performance d'une mémoire compressée  Eviter les déplacements de données en cas de modification de la taille d’un bloc  André Seznec  Etude des variations temporelles de température lorsque une application s'exécute sur un processeur  Ordonnancement pour la température  Pierre Michaud

12 Projet CAPS 12 Interactions matériel / logiciel Compilation  Compilation pour le déterminisme temporel (Isabelle Puaut)  Revisiter les optimisations de compilation en changeant la fonction objectif  Outils de développements pour systèmes embarqués et processeurs configurables (François Bodin)  Compilation pour la performance  ST-micro Crolles

13 Projet CAPS 13 Interactions matériel / logiciel Analyse  Hiérarchies de mémoire et prévisibilité temporelle (Isabelle Puaut)  Comparaison de différentes méthodes de prise en compte des caches  Modèles de pipeline pour l'analyse WCET (François Bodin)  Processeurs superscalaires, out-of-order  Temps d’exécution pire-cas dynamique pour applications temps-réel (Isabelle Puaut)  ST-micro, Crolles

14 Projet CAPS 14 Contacts  http://www.irisa.fr/caps http://www.irisa.fr/caps  André Seznec, François Bodin, Pierre Michaud, Isabelle Puaut  {seznec,bodin,pmichaud,puaut}@irisa.fr