La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

1/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée.

Présentations similaires


Présentation au sujet: "1/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée."— Transcription de la présentation:

1 1/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications Julien Delorme IETR groupe CPR Soutenance de thèse de doctorat de lInstitut National des Sciences Appliquées de Rennes Projet Européen 4MORE Amphithéâtre Bonnin, INSA de Rennes Mercredi 21 Février 2007

2 2/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme PLAN 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Applications et résultats 5.Conclusions et perspectives

3 3/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Applications et résultats 5.Conclusions et perspectives 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

4 4/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme Lévolution technologique –Densité dintégration Les contraintes du marché –Intégration de plus en plus de standards –Nombre dapplications grandissant –Délais de mise sur le marché (Time to market) Les contraintes des applications –Gestion de plus grands volumes de données –Besoins en bande passante de plus en plus forts –Flexibilité, faible consommation Solutions face à ces contraintes –Réutilisation de lexistant (IP: Intellectual Property) –Utilisation de médias de communication performants –Augmentation du niveau dabstraction –Réalisation doutils de CAO pour laide à la conception (Logiciel, Application, Architecture) 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

5 5/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Téléphones cellulaires multistandards Principe dintégration de systèmes complexes sur puce : System On Chip (SoC) Bibliothèque dIP Besoins des SoC: –Réutilisation de lexistant –Accélération des phases de développement –Flexibilité –Performances Besoins de méthodes et doutils de conception adaptés GSM, EDGE,3G Vidéo Photo Agenda Lecteur mp3 Bluetooth, WiFi Modem WAP Jeux 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

6 6/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Topologie point à point + Liens dédiés : bande passante non partagée - Pas de reconfiguration des communications - Pas de souplesse dévolution de lapplication IP0 IP2IP3 IP1 IP4 Topologie Bus + Souplesse dévolution de lapplication + Niveau de priorité dans les communications - Bande passante partagée et limitée Topologie Bus hiérarchiques + Souplesse dévolution et dextension de lapplication + Bande passante plus grande pour chaque bus - Ordonnancement avant placement sur bus - Latence au niveau du/des pont(s) 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

7 7/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Niveau application –Débit dinformation cumulé grandissant –Augmentation des besoins en performances –Evolution, adaptation Niveau architecture –Grande scalabilité –Proposition de choix darchitectures plus performantes –Respect des contraintes de temps réel (bande passante, latence) Niveau conception –Abstraire le problème en le modélisant –Automatiser les phases dexplorations (coûts en temps et source derreurs) –Réduire le temps de conception (Time to market) –Déterminer et maximiser les critères pour aboutir plus rapidement à une solution qui convient Solutions pour les futurs SoC Les réseaux sur puce ou NoC 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

8 8/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives NI Unité de traitement Les routeurs Les interfaces réseau (NI) Les unités de traitement (IP) ROUTEUR Bus unidirectionnels sur 32bits + Signaux dacquittement Message FLIT de données FLIT den-tête Paquet N°1 Paquet N°2 Larchitecture dun réseau sur puce : Information de contrôle : chemin de routage, taille du paquet, commande,… 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre FLIT : Flow control unIT 32 bits de données 1 FLIT de données ou den-tête (32 bits) Données utiles

9 9/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Topologie 2D Topologie en octogone Topologie 3D R IP R R R R R R R R R R R R R R R R R Les topologies de réseaux : R R R R IP R R R Topologie en arbre élargi + Bonne scalabilité - Goulet détranglement sur les routeurs intermédiaires Topologie en anneau + Facilité de mise en œuvre - Limite de bande passante + Latence réduite à 2 routeurs par communication - Structure non entièrement régulière + Structure régulière + Facilité de routage et de mise en œuvre + Structure régulière + Débit cumulé supérieur - Réalisation sur silicium 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

10 10/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives La qualité de service (QoS : Quality of Service) : QoS en BE (Best Effort) : QoS en GT (Guaranteed Traffic) : Ordonnancement C1 C2 C3 + Utilisation maximale des bandes passantes des liens de communication - Latence des communications non prédictible - Débits non garantis + Trafic garanti pour chaque communication (TDMA : Time Division Multiple Access) - Sous utilisation des bandes passantes des liens de communication du réseau - Les tables dordonnancement augmentent la complexité des routeurs ou des NI Latence C1 C2 C3 C1 C3 Table dallocation t S1S2 S3 C1 C3 t 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

11 11/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Les avantages des réseaux sur puce : –Interconnexions : flexibles, extensibles, grand débit cumulé –Pas darbitrage central –Deux qualités de service : BE, GT Les inconvénients des réseaux sur puce : –Latence (fonction du nombre de routeurs traversés) –Besoin de règles pour garantir le trafic (contexte GT) –Risque de contention ou de deadlock –Coût matériel plus important comparé à une approche bus –Complexité de mise en œuvre accrue Pourquoi le NoC devient incontournable ? –Complexité grandissante des schémas dinterconnexion entre les UT –Nécessité de proposer une qualité de service pour les communications –Répondre aux besoins actuels et futurs des SoC : Flexibilité Evolutivité Scalabilité 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

12 12/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Besoins : – Modélisation de lapplication – Méthodes et outils de décision – Respect des contraintes temps réel Lespace de conception : – Topologie – Chemins des communications – Taille des paquets – Profondeur de FIFO – Fréquence du NoC Positionnement des travaux : – Proposition dun modèle de représentation des blocs de traitement – Outil dexploration automatisé pour parcourir lespace de conception – Etendre lexploration par une émulation sur plate-forme matérielle Problème doptimisation : – Approche heuristique pour lAdéquation Algorithme Architecture – Exploiter au maximum les capacités du NoC – Explorer lespace de conception pour garantir les contraintes temps réel 1.Problématiques des SoC 2.Les médias de communication actuels 3.Les limites de ces médias de communication 4.Les réseaux sur puce (NoC) 5.La problématique de mise en œuvre

13 13/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Applications et résultats 5.Conclusions et perspectives 1.Le projet Européen 4MORE 2.Les objectifs du projet 3.Les contraintes du projet 4.Les contraintes de mise en œuvre du NoC 5.Nos contributions

14 14/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme Notre contribution dans le cadre du WP4 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives 4MORE Enjeux au niveau du projet : – Spécifier la couche physique en voie montante et voie descendante – Développer une plate-forme de simulation algorithmique commune – Comparer les performances des techniques de transmission avancées – Réaliser une plate-forme matérielle de développement commune Enjeux au niveau recherche : – Détection multi-utilisateurs, interférences multi-cellules, estimation de canal, MIMO – Réalisation dun démonstrateur employant un média de communication innovant Proposition de choix pour les futurs standards de radiocommunication 4G 1.Le projet Européen 4MORE 2.Les objectifs du projet 3.Les contraintes du projet 4.Les contraintes de mise en œuvre du NoC 5.Nos contributions

15 15/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Le projet Européen 4MORE 2.Les objectifs du projet 3.Les contraintes du projet 4.Les contraintes de mise en œuvre du NoC 5.Nos contributions 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Partenaires: CEA-LETI, France Telecom R&D, Mitsubishi Electric ITE-TCL, IETR, DLR, Univ. Madrid, Inst. Télécom. Portugal, STMicroelectronics, Acorde, Univ. Surrey. Paramètres et services Débits50-100Mbps à 3km/h en environnement intérieur 20Mbps à 60km/h en environnement urbain 10Mbps à 300km/h (train) Fréquence porteuse 5GHz ServicesMultimédia

16 16/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Emission: Réception: Valider les choix dalgorithmes du WP1 dans le démonstrateur matériel Utilisation dun média de communication innovant : le NoC FAUST ? Implantation sur matériel 1.Le projet Européen 4MORE 2.Les objectifs du projet 3.Les contraintes du projet 4.Les contraintes de mise en œuvre du NoC 5.Nos contributions Contraintes de réalisation du démonstrateur final :

17 17/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives UT 6 NI NI RRRR RRRR RRRR RRRR RRRR R R R R R NI 12 NI 13 NI 14 NI 15 NI 16 NI 17 NI 18 NI 19 NI 20 NI 21 NI 22 NI 23 NI 24 NI 25 NI UT NI UT NI UT NI UT NI UT NI UT NI UT NI UT NI UT NI UT NI UT NI UT NI Enjeux de la mise en œuvre – Modélisation de lapplication – Trouver une topologie adaptée – Contraintes de placement – Faire des choix de chemins de routage des communications – Dimensionnement des ressources matérielles Contrainte Topologie Vérification des conditions temps-réel 1.Le projet Européen 4MORE 2.Les objectifs du projet 3.Les contraintes du projet 4.Les contraintes de mise en œuvre du NoC 5.Nos contributions Application

18 18/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Application – Etude des blocs fonctionnels des voies montante et descendante – Modéliser et caractériser ces unités de traitement Architecture – Dimensionner le réseau – Donner des contraintes de placement – Proposer des chemins de routage – Ajuster les paramètres matériels de larchitecture Etude de lAAA – Respect des contraintes temps réel de lapplication (cadence symbole OFDM) – Contexte détude pire cas (quantité de données maximale entre blocs) 1.Le projet Européen 4MORE 2.Les objectifs du projet 3.Les contraintes du projet 4.Les contraintes de mise en œuvre du NoC 5.Nos contributions

19 19/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Applications et résultats 5.Conclusions et perspectives 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC

20 20/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Le NoC FAUST (Flexible Architecture of Unified System for Telecommunication) : – Développé par le CEA LETI de Grenoble – Obtention des codes sources (NDA) dans le cadre du projet – Version en SystemC pour simulation au niveau TLM – Version en VHDL pour implantation sur FPGA et réalisation dASIC Réalisation de limplantation matérielle Validation et exploration au niveau SystemC Contraintes matérielles 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC

21 21/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Les caractéristiques du réseau : – Mode commutation : Packet switching – Mode de gestion de flux : Wormhole – Qualité de service : Best Effort (BE) – Routage : routage par la source – Nombre de canaux virtuels : 2 – Topologie : 2D torus Nb FLIT à écrire SORTIE Nb FLIT à lire Temps de traitement (N cycles ) ENTREE FIFO 1 FIFO 2 FIFO 1 FIFO 2 BLOC de traitement NI Modélisation des unités de traitement (bloc fonctionnel) : Caractéristiques des UT : 1.Taille des données en entrée 2.Temps de traitement des données 3.Taille des données produites en sortie 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC NoC

22 22/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Configuration des ports dentrée du NI : – Chemin de routage des paquets de crédits – Taille des paquets – Montant total des crédits à recevoir – Enchainement des configurations Configuration des ports de sortie du NI : – Chemin de routage des paquets de données – Taille des paquets – Montant total des données à émettre 6 NI 7 CPU NI 9 RRRR RRRR RRRR RRRR NI 12 NI 13 NI 14 NI 16 NI 17 NI 18 NI 19 NI Gestion du réseau par le processeur de contrôle 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC

23 23/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC Configuration matérielle du réseau Configuration logicielle du réseau Pas de généricité

24 24/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Les inconvénients du flot de conception initial : – Spécification des UT dans le code source – Pas de fichiers de contrainte de placement – Dimensionnement et routage de la matrice non automatique – Contexte multi-composants non pris en charge – Performances des liens des routeurs et des UT – Méthode AAA pour le placement routage Manque de souplesse de mise en œuvre Peu de flexibilité dans le flot de conception Modification de topologie longue et source derreurs 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC

25 25/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Le diagramme du flot de conception mis en œuvre Configuration matérielle Configuration logicielle Génération des fichiers de contraintes 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC Apport de généricité

26 26/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Algorithme de routage du réseau et placement des unités de traitement : – Prise en charge du mode mono-composant – Prise en charge du mode multi-composants Deux modes de fonctionnement mis en œuvre dans le flot de conception : – Mode automatique : mise en œuvre dune heuristique dAAA – Mode semi-automatique: spécifications manuelles de lapplication et de larchitecture dans un classeur Excel Génération de fichiers de contraintes identiques Génération de fichiers de résultats post simulations : – Latences des données dans les UT – Charges des liens des routeurs Génération du code VHDL équivalent aux simulations SystemC : – Accélération des simulations par émulation matérielle sur FPGA 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC

27 27/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Le mode automatique : AAA Graphe dapplicationGraphe darchitecture Génération du NoC et lancement des simulations Fichiers de contraintes 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC ApplicationArchitecture

28 28/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Le mode automatique : – Mise en œuvre dune heuristique gloutonne dédiée à larchitecture NoC – Travaux basés sur ceux de Jingcao Hu et Radu Marculescu « Exploiting the Routing Flexibility for Energy/Performance Aware Mapping of Regular NoC Architectures » 2003 RRR RRR RRR 3 NI CPU NI 7 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC UT Application Phase 1 : Placement Phase 2 : Routage Phase 3 : Bande passante UT NI UT NI UT NI UT NI UT NI UT NI CPU NI Définition de lheuristique :

29 29/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Le mode semi-automatique : Spécifications manuelles des contraintes (architecture, application, placement des UT sur la matrice) classeur Excel Exemple: Une matrice 8*8 nécessite 282 fichiers 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC MACRO de génération de fichiers de contraintes Spécification des UT + NI Spécifications des communications + commande CPU

30 30/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Le routage automatique du réseau: – Algorithme de routage : Création de la matrice de routeurs Routage en mode mono ou multi-composants Phase 1Phase 2Phase 3 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC Colonnes Lignes Colonnes Lignes Composant 1 Composant 2 Composant 3 Composant 1

31 31/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Performance des liens des routeurs du réseau : – Réseau fonctionnant à une fréquence 100MHz – Bande passante de 3200Mbit/s saturation des liens Performance des ressources de traitement : – Performance des UT obtenues par léquation – Où : T i : latence des données en entrée T t : latence de traitement des données T o : latence démission des données en sortie 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC

32 32/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Applications et résultats 5.Conclusions et perspectives 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

33 33/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Contribution au projet 4MORE dans le cadre du WP4 Les deux contextes abordés : – Contexte mono-composant – Contexte multi-composants (démonstrateur final) Les critères détudes: – Topologie – Dimensionnement des ressources matérielles – Chemins de routage – Impact de la fréquence de fonctionnement du réseau – Respect des contraintes temps réel 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

34 34/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Codage canal Entrelacement CBS Encodeur MIMO Etalement Modulation OFMD 1Modulation OFMD 2 RF IF 2 Données RF IF 1 Pilotes RAM RF IF 1RAM RF IF 2 TFC1TFC2 Démodulation OFDM 2 Décodeur MIMOEstimateur de canal MIMO Etalement CBS -1 Entrelacement Décodage canal Egaliseur Pilotes + données Légende : TX RX Démodulation OFDM 2 donnéesPilotes RAM Contexte mono-composant : réalisation finale du SoC – Intégration des blocs de traitement dans une seule matrice NoC 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

35 35/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Choix de topologie : 23 blocs fonctionnels matrice 4 6 (24 routeurs) Critères dexploration : – Chemins de données – Profondeurs des FIFO des NI – Fréquence de fonctionnement du NoC – Taille des paquets de données et de crédits 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

36 36/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives La voie montante : – FIFO de 16 FLIT – Paquets de 8 FLIT – Fréquence > 150MHz La voie descendante : – FIFO de 16 à 1280 FLIT – Paquets de 8 à 64 FLIT – Fréquence > 150 MHz Fréquence de fonctionnement supérieure à 150MHz FIFO de grandes tailles (1024 FLIT) Taille de paquets variable 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

37 37/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Contexte multi-composants : validation du démonstrateur final du projet – Composants imposés: ASIC FAUST (structure et topologie figée) – Intégration des blocs de traitement dans un contexte multi-composants 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

38 38/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Spécifications de lASIC FAUST: – R éalisé par le CEA LETI – Technologie 0.13µm – CPU : ARM946 – 8 Millions de portes – 275 I/O – Fmax = 175MHz FAUST: Flexible Architecture of Unified System for Telecommunication Choix de topologie : FAUST FPGA 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

39 39/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Structure globale : matrice 8 8 Critères dexploration : – Chemins de données – Profondeurs des FIFO des NI des FPGA – Fréquence de fonctionnement du NoC – Congestion des I/O 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

40 40/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives La voie montante : – FIFO de 1024 FLIT de FPGA – Fréquence > 90MHz La voie descendante : – FIFO de 1024 FLIT – UT connectées sur plusieurs routeurs – Fréquence > 120 MHz Fréquence de fonctionnement supérieure à 130MHz FIFO de grandes tailles (1024 FLIT) Taille de paquets fixe à 8 FLIT 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

41 41/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Emulation sur plate-forme FPGA – Architecture générique dunité de traitement – Processeur de contrôle : le MicroBlaze MB Wrapper RX NI RR RR TX NI TX/RX NI Modélisation Identique Compteurs de génération de trafic MicroBlaze 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

42 42/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives MB Wrapper BB NI RR RR AA NI AB NI MicroBlaze send MicroBlaze accept AA send AA accept AB send AB accept BB send BB accept BA send AA send AB send BB send Configuration des NI par le Microblaze Echange de paquets de données 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA

43 43/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives FonctionCoût en slicesNombreTotal (slices) Routeur~ MicroBlaze~ NI+ UT générique~ Résultat de synthèse : 7000 Slices (Xilinx Virtex4 SX35 : 50% doccupation) Outils utilisés : EDK , ISE , Modelsim 6.0d et Chipscope Pro Fréquence maximale : 60MHz (1920Mb/s) Validation des transactions sur le réseau (Chipscope) Wrapper Microblaze NoC avec les ports FSL Validation de larchitecture générique proposée par une implantation Amélioration du code VHDL pour gagner en surface et en fréquence de fonctionnement Mettre en œuvre la description XML du flot de conception 1.Les contextes du projet 4MORE 2.Létude du contexte mono-composant 3.Létude du contexte multi-composants (démonstrateur final) 4.Emulation dun NoC sur plateforme FPGA TX TX/RX RX MicroBlaze

44 44/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Conclusion 2.Perspectives 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Applications et résultats 5.Conclusion et perspectives

45 45/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Conclusion 2.Perspectives 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Contributions principales : – Proposition dun flot de conception – Mise en œuvre dune heuristique de placement routage – Modèle et architecture générique de représentation des blocs de traitement dune chaîne algorithmique – Développement dun outil de CAO intégrant le flot de conception proposé (SystemC et VHDL) – Validation des contributions dans le cadre du projet 4MORE – Validation dun NoC sur une plate-forme de prototypage (FPGA) CONCLUSION

46 46/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Conclusion 2.Perspectives 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives A court terme : – Optimiser la taille des FIFO des interfaces réseau (réduction des coûts mémoire) – Optimiser le code VHDL du routeur pour : réduire le coût en surface augmenter la fréquence de fonctionnement – Mise en œuvre de la description XML dans le flot de conception proposé – Modélisation en consommation du réseau – Amélioration du mode automatique A long terme : – Réalisation dune interface graphique – Modéliser dautres applications orientées contrôle (traitement vidéo ou image) PERSPECTIVES

47 47/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives

48 48/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme

49 49/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme Outil de développement et de test pour lémulation : Caractéristiques de la plateforme: – Carte au format PCI (32/64bits) – Disques SCSI Ultra320 – Contrôleur SCSI Adaptec 39320R Objectif: – Emuler un SoC intégrant un NoC – Transfert des résultats de traitement sur support SCSI – Post traitement des données sous Matlab Virtex II 4000 RAM

50 50/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme SoC Interface PCI … … BUS PCI RAM P3P4P1P2 DATA Disque 1Disque 2Disque 3 Disque 4 Contrôleur SCSI Gestion logicielle Disques durs fonctionnant en mode RAID0 Linterface PCI: – Adaptation de protocole vers le bus PCI – Gestion de la table des pages La gestion logicielle : – Gestion du double tampon mémoire – Respect des conditions temps réel – Gestion du RAID 0 en multitâche Impact des trois techniques de RAID 0 mises en œuvre (matériel, logiciel et programmé en C) Impact du nombre de disque durs

51 51/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme Inconvénients : – Mémoire table des pages augmente en fonction de la taille des tampons mémoire – Pas dautres communications sur le bus Cas détudes pour 4 disques Cas détudes pour 6 disques géré par le contrôleur SCSI géré par linterface logicielle géré par lOS

52 52/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme 1.Contexte, problématiques 2.Objectifs et Contributions 3.Le flot de conception 4.Résultats 5.Conclusions et perspectives Le mode automatique: – Mise en œuvre dune heuristique dédiée à larchitecture NoC – Travaux basés sur ceux de Jingcao Hu et Radu Marculescu « Exploiting the Routing Flexibility for Energy/Performance Aware Mapping of Regular NoC Architectures » 2003 APG: Graphe dapplicationARG: Graphe dArchitecture Taille(APG) Taille(ARG) C : Ensemble des UT de lapplication T : Ensemble des tuiles de larchitecture avec une connexion UT B : Bande passante théorique du lien entre routeurs appartenant à T Algorithme de placement des UT: 6 NI 7 CPU NI 9 RRRR RRRR RRRR RRRR NI 12 NI 13 NI 14 NI 16 NI 17 NI 18 NI 19 NI C1 C2 C3 1.Présentation du NoC FAUST 2.Le flot de conception du modèle SystemC original 3.Les limitations de ce flot 4.Le flot de conception proposé 5.Les modes automatique et semi-automatique 6.Lanalyse des performances du NoC


Télécharger ppt "1/47 Mercredi 21 Février 2007Soutenance de thèse de Julien Delorme Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée."

Présentations similaires


Annonces Google