La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Architecture Systèmes Résumé Processeur. Architecture dun ordinateur Unité Centrale de traitement (CPU) Mémoire I/O n°1I/O n°2 Registres ALUCU Horloge.

Présentations similaires


Présentation au sujet: "Architecture Systèmes Résumé Processeur. Architecture dun ordinateur Unité Centrale de traitement (CPU) Mémoire I/O n°1I/O n°2 Registres ALUCU Horloge."— Transcription de la présentation:

1 Architecture Systèmes Résumé Processeur

2 Architecture dun ordinateur Unité Centrale de traitement (CPU) Mémoire I/O n°1I/O n°2 Registres ALUCU Horloge Bus dadresse Bus de contrôle Bus de données

3 Le processeur (CPU) Unité Centrale de traitement (CPU) Registres ALUCU Horloge Unité Centrale de traitement (CPU) Registres ALUCU Horloge

4 Sa fréquence est exprimée en Mhz (Millions doscillation par seconde) Chaque instruction du processeur nécessite au moins un cycle dhorloge. La durée dun cycle est inversement proportionnelle à la fréquence.

5 Registres Emplacements mémoires < 1Ko internes au processeur et extrêmement rapide. Ils servent à stocker les opérandes et les résultats pendant une instruction. Certains registres ont des fonctions spéciales comme par exemple le compteur ordinal qui contient ladresse de la prochaine instruction à extraire de la mémoire.

6 Unités dexécution Elles sont de trois types : ALU : Unité Arithmétique et Logique FPU : Unité à virgules flottantes LSU : Unité de chargement chargée des échange entre la mémoire et les registres. Dans les processeurs actuels chacune de ces unités existent en plusieurs fois.

7 Cycle dinstruction Le cycle de base de tout CPU est : Lecture et Extraction de la première instruction. Décodage de linstruction pour connaître son type et des opérandes. Exécution de linstruction Accès à la mémoire ou fin de branchement Enregistrement du résultat. Toutes les étapes sont coordonnées par le CU ( Unité de contrôle) Chaque étape consomme au moins un cycle dhorloge

8 Pipeline Les processeurs modernes nont pas besoin dattendre que toutes les étapes dune instruction soient achevées pour commencer un nouveau cycle. Ils sont capables dexécuter plusieurs étapes en parallèle.

9 Processeurs Superscalaires Possède plusieurs pipelines Au moins un par unité dexécution (ALU, FPU ou LSU) Plus le nombre pipeline sera grand plus le processeur pourra exécuter dinstructions en simultanés. ProcesseurNombre Instructions Simultanées AMD K6-II24 Pentium III40 Athlon72 Pentium 4126

10 Evolution des Processeurs INTEL Gén.ProcesseurAnnéeFréquenceNombre de Transistors Technologie i Microns 1i8088, i ,77-8 Mhz Microns 2i ,5 Mhz ,5 Microns 3i Mhz Micron 4i Mhz / 0,8 Micron 5Pentium Pentium MMX Mhz Mhz ,8/0,5/0,35 Micron 6Pentium Pro Pentium II Pentium III Mhz Mhz Mhz ,35 micron 0,28/0,25 micron 0,25/0,18/0,13 micron 7Pentium 4 Pentium 4 EE ,4 Ghz 2,2-2,4 Ghz 3/3,2 Ghz ,18/0,13 micron 0,13 micron

11 Rappels sur le Pentium 4 Jeu dinstruction X86 étendu par MMX, SSE et SSE2 Processeurs Superscalaires Architectures RISC et CICS

12 Mémoire Cache Les différences de vitesse entre les registres et la mémoire créent un goulot détranglement au niveau du processeur, lobligeant à attendre le chargement des données pour pouvoir exécuter les instructions. Les mémoires caches sont plus proches du processeur donc plus rapide, mais aussi plus coûteuses. Registres Cache Mémoire Principale (RAM) Disque Dur < 1Ko 128 Ko à 2 Mo 64 Mo à 4 Go 20 à 300 Go 1 ns 2 ns 10 ns 10 ms


Télécharger ppt "Architecture Systèmes Résumé Processeur. Architecture dun ordinateur Unité Centrale de traitement (CPU) Mémoire I/O n°1I/O n°2 Registres ALUCU Horloge."

Présentations similaires


Annonces Google