La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Outils de ConceptionESME Programme Généralités (3h) Flow de conception (4h)-demo Simulation analogique et syntaxe Spice (8h) Simulation logique et le langage.

Présentations similaires


Présentation au sujet: "Outils de ConceptionESME Programme Généralités (3h) Flow de conception (4h)-demo Simulation analogique et syntaxe Spice (8h) Simulation logique et le langage."— Transcription de la présentation:

1 Outils de ConceptionESME Programme Généralités (3h) Flow de conception (4h)-demo Simulation analogique et syntaxe Spice (8h) Simulation logique et le langage Verilog (2h) Simulation mixte (1h) VHDL-AMS (3h) Outils de Verification et de test (3)

2 Outils de ConceptionESME Différentes familles de circuit- intégrés AsicProgrammableStandard Ram, Rom, µP, DAC, ADC,PWM, PLL,74…etc Prédiffusé, précaratérisé, full-custom FPGA, PLD, CPLD

3 Outils de ConceptionESME Différentes familles de circuit- intégrés Prédiffusés Précaractérisés Full-Custom Petite à moyenne quantité Rapide mais non optimisé Moyenne à grande quantité Grande à très grande quantié Maximum doptimisation, coût élevé Asic

4 Outils de ConceptionESME Différentes familles de circuit- intégrés Standard Majorité des ventes de semiconducteur Exemple de Athlon dAMD: 22 millions de transistors, 650MHz interne, 200MHz externe, technologie 0.25µ, Prix 615$ (fin 2000) Intel P4 55 millions, 2.2GHz, 400MHz, 0.13µ, Prix 565$ (jan 2002)

5

6

7 Outils de ConceptionESME Différentes familles de circuit- intégrés ASIC Conception onéreuse mais souvent obligatoire Technologie 0.13µ sur wafer 8 Plusieurs millions de transistors Prix de piéce peut atteindre + 1,000$ !

8 Outils de ConceptionESME Différentes familles de circuit- intégrés Programmable Remplace le prédiffusé Technologie 0.18µ 2 millions de portes, Exemple: Xilinx Virtex-E, XCV1000E, 660 E/S, blocs logiques, 311MHz. XCV3200E performance double! Prix : 16$ à 582$ pour 100,000 à 2 millions portes Très à la mode !

9 Outils de ConceptionESME Outils de conception pour les CIs Obligatoire pour la conception Prix souvent non négligeable Vérification obligatoire avant lancement Front-end commun, back-end différent Sign-off par le fondeur dans le cas des Asics

10 Outils de ConceptionESME Outils de conception pour les CIs ASICFPGA Graphique, HDL Vérification Synthèse P&R programmation Fabrication Testbenches, Stimulis Test physisque Cycle plus long Taux de couverture obligatoire contraintes

11 Outils de ConceptionESME Implantation des circuits intégrés sub-micronique La performance et les critères de timing deviennent très sensibles ( technologie 0.25µ et 0.13µ ) La simulation fonctionnelle nest plus suffisante Les itérations entre le layout et la synthèse saccroîssent Le process de developpement nécessite des nouveaux outils

12 Outils de ConceptionESME Implantation des circuits intégrés sub-micronique Conception hérarchique et synthèse Netlist de portes Placeur/ Routeur contrôlé Sign-off - Fab Floorplan Contraintes de timings Bibliothèques timings Bibliothèques physique

13 Outils de ConceptionESME Implantation des circuits intégrés sub-micronique Outil de synthèse Optimisation des timings Source RTL Netlist VHDL ou Verilog Optimisation des surfaces Optimisation des interconnexions GDSII Timing garanti pour chaque chemin Placement des cellules correctement dimensionné Routage respectant les timings en contrôlant des espacements et des largeurs de métal

14 Outils de ConceptionESME Implantation des circuits intégrés sub-micronique Source RTL Floorplan HDL Synthèse Floorplan blocs Routage global Synthèse et optimisation par bloc verification par preuve formelle Routage de cellule Vérification de timing et DRC Vérification de EMC Sign-off GDSII Fab Layout P&R

15 Outils de ConceptionESME La Covérification Conception système Temps de conception limité Adapté aux systèmes possédants un Asic ou FPGA avec un coeur de CPU ou DSP Adapté aux sytèmes possédants un Asic ou FPGA en plus des CPU et DSP Environnement lourd et difficile à mettre en oeuvre

16 Outils de ConceptionESME La Covérification IP Logiciels Algorithme DSP ProtocolesStandard IP Matériels Coeurs RISC Coeurs DSP Focntions PCI,USB... Spécification Conception Système (Co-design) Chaîne de conception C,C++ Chaîne de conception HDL Partition Validée LogicielMatériel Logiciel dédié Modules Soft IP Coeurs Matériel dédié Blocs Hard IP Co-vérification hard-soft

17 Outils de ConceptionESME Environnement de la covérification Logiciel embarqué C ou assembleur API Cartographie mémoire Modèle CPU Modèles fonctionnels du logiciel applicatif Modèles fonctionnels de Bus Matériel embarqué C ou HDL Débogueur logiciel Débogueur matériel Lien Co-design


Télécharger ppt "Outils de ConceptionESME Programme Généralités (3h) Flow de conception (4h)-demo Simulation analogique et syntaxe Spice (8h) Simulation logique et le langage."

Présentations similaires


Annonces Google