Memoire.

Présentation au sujet: "Memoire."— Transcription de la présentation:

1 Memoire

2 Les mémoires de l’ordinateur
Une « mémoire » est un composant électronique capable de stocker temporairement des informations. Une mémoire est caractérisée par : Sa capacité, représentant le volume global d'informations (en bits) que la mémoire peut stocker (par exemple 1 Goctets, soit 230 octets, soit 230 * 8 bits). Son temps d'accès, correspondant à l'intervalle de temps entre la demande de lecture/écriture et la disponibilité de la donnée. L’ordinateur contient différents niveaux de mémoire, organisés selon une hiérarchie mémoire.

3 Les mémoires de l’ordinateur
L’ordinateur contient différents niveaux de mémoire, organisés selon une hiérarchie mémoire.

4 Les mémoires de l’ordinateur

5 Les différents types de mémoire
Mémoires vives: RAM (RandomAccess Memory) Mémoire accessible en lecture et écriture Mémoire volatile interne. Compose la mémoire centrale et les caches DRAM (DynamicRAM) et SRAM (StaticRAM) (60 à5 ns) Mémoires mortes: ROM (Read OnlyMemory) Mémoire accessible en lecture (150 ns) Mémoire non volatile interne. une fois l'information enregistrée, celle-ci ne peut pas (ou difficilement) être modifiée. Mémoires flash: compromis entre les deux types de mémoire Mémoire non volatile. Temps d’accès plus important que la RAM

6 Mémoires vives: RAM (RandomAccess Memory)
DRAM: mémoire dynamique. Peu couteuses, elles composent la mémoire centrale de l’ordinateur. 1 cellule mémoire mémorise un bit et est constituée par un transistor et un condensateur le condensateur se décharge dans le temps. Il convient de recharger chaque cellule périodiquement (1000 fois / s) : le rafraichissement de la mémoire. Se présente sous la forme de barrette DIMM (Dual InlineMemory Module). Temps d’accès : 60 ns (DRAM) à10 ns (SDRAM)

7 Mémoires vives: RAM (RandomAccess Memory)
SRAM: mémoire statique. Plus couteuses et encombrantes, elles composent les caches du processeur. 1 cellule mémoire mémorise un bit et est constituée par 4 à 6 transistors (circuit de type bascule) Temps d’accès : 10 ns

8 Les différents types de mémoire

9

10

11

12

13 Les différents types de mémoire Adressage d’une puce mémoire

14 Les différents types de mémoire Adressage d’une puce mémoire

15 Hiérarchie Mémoire

16 Mémoire cache :La stratégie suivie s'appuie sur le principe de localité
L'info cherchée est-elle dans le cache ? OUI / Succès (a) : ramener l'info dans le processeur NON / Défaut(2) : chercher l'info dans la mémoire centrale 2. L'info est-elle en mémoire centrale ? OUI / Succès (b) : ramener l'info dans le cache , puis dans le processeur (a) NON / Défaut

17 Mémoire cache Principe de localité
Localité temporelle: si une donnée d'adresse A est accédée à un temps t, la probabilité qu'elle soit de nouveau accédée aux temps t+1, t+2 est très forte. La donnée est remontée dans le cache pour minimiser les temps d'accès suivants

18 Mémoire cache Principe de localité
Localités patiale: si une donnée d'adresse A est accédée à un temps t, la probabilité que les données d'adresses voisines soient accédées aux temps t+1, t+2 est très forte La donnée d'adresse A et également les données d'adresse voisines sont remontées dans le cache pour minimiser les temps d'accès suivants

19

20

21

22

23

24

25

26

27

28

29 Mémoire cache Performances
Soient h, la probabilité de succès Tc le temps d’accès au cache Tm, le temps de lecture d’un bloc de mots en mémoire centrale Td, le temps d’accès à un mot en mémoire centrale alors Teff, le temps effectif pour accéder à une information

30 Mémoire cache Architecture de caches

31 Les structures de caches Cache

32 Mémoire cache : structure
La recherche d’un mot dans le cache s’effectue à partir de son adresse en mémoire centrale. Un cache est caractérisé par: Sa capacité: Nombre d’entrées * taille du bloc de données. exemple: 128 * 16 octets son organisation Cache associatif Cache direct Cache mixte

33 Mémoire cache : structure
Les blocs d’octets chargés dans les entrées du cache (ligne du cache) sont alignés, c’est-à-dire que l’adresse du premier octet du bloc est toujours un multiple de la taille du bloc en octet. Exemple : blocs de 16 octets; adresse de 6 bits

34 Mémoire cache : structure

35 Mémoire cache : structure
Trois types de cache : associatif: un bloc de mots de la mémoire centrale est placé dans n'importe quelle entrée (ligne) libre du cache À correspondance directe: l'entrée (ligne) du cache occupée par un bloc de mots est fonction de l'adresse en mémoire centrale de ce bloc. mixte Répertoire : Contient l’étiquette du bloc présent dans l’entrée du cache Donnée utiles Contient le bloc de mots (n octets)

36 Cache associatif Un bloc de mots de la mémoire centrale est placé dans n'importe quelle entrée libre du cache si le cache est plein, il faut libérer une entrée Algorithme de remplacement de ligne

37 Cache purement associatif (lecture)

38

39

40

41

42

43

44 Cache associatif Un bloc de mots de la mémoire centrale est placé dans n'importe quelle entrée libre du cache si le cache est plein, il faut libérer une entrée : Algorithme de remplacement de ligne Aléatoire : une ligne au hasard FIFO : First In First Out: la ligne remplacée est la plus ancienne dans le cache LRU : Least recentlyUsed: la ligne remplacée est la moins récemment accédée NMRU : Not mostrecentlyUsed: la ligne remplacée n’est pas la plus récemment utilisée

45 Cache associatif Algorithme de remplacement de ligne
FIFO : First In First Out: la ligne remplacée est la plus ancienne dans le cache. Simple mais pas forcément pertinent.

46 Cache associatif Algorithme de remplacement de ligne
LRU : Least recentlyUsed: la ligne remplacée est la moins récemment accédée Complexe à mettre en oeuvre car nécessite de maintenir l’ordre des accès.

47 Cache associatif Algorithme de remplacement de ligne
NMRU : Not mostrecentlyUsed: la ligne remplacée n’est pas la plus récemment utilisée. La ligne remplacée est choisie aléatoirement parmi celles autres que la ligne la plus récemment accédée.

48 Cache associatif Coûteux et «encombrants»: 1 comparateur par ligne.
Complexe : politique de remplacement de ligne. Format d’une entrée de cache (répertoire)

49 Cache associatif

50 Cache à correspondance directe
Un bloc de mots de la mémoire centrale est placé dans une entrée du cache qui est fonction de son adresse en mémoire centrale.

51 Cache à correspondance directe

52 Cache à correspondance directe

53 Cache à correspondance directe

54 Cache à correspondance directe

55 Cache à correspondance directe

56 Cache à correspondance directe
Moins coûteux et «encombrants»: 1 comparateur par cache Complexité: pas de politique de remplacement de ligne. Performance moindre due aux conflits de ligne : plusieurs blocs de mots (ceux de même étiquette) se partagent une même entrée. Format d’une entrée de cache (répertoire)

57 Cache à correspondance directe

58 Comparaison

59 Cache mixte ou associatif par blocs
Solution intermédiaire entre le cache purement associatif et le cache à correspondance directe Le cache est divisé en sous-ensembles appelés voies.

60

61

62

63

64 Cache Mixte Solution intermédiaire en terme de coût et d’encombrement
Complexité: politique de remplacement de ligne. Performance intermédiaire : les différentes voies du cache permettent de réduire le nombre d’échecs par collision. Format d’une entrée de cache (répertoire) similaire à celui du cache associatif

65 Quelques exemples de caches
Processeur Intel 486 Cache L1 unifié données et instructions Capacité 8 Ko Cache mixte à 4 voies de 128 lignes de 16 octets Processeur pentium Cache L1 séparé données et instructions Chaque cache a une capacité de 8 Ko Chaque cache est un cache mixte à 2 voies de 128 lignes de 32 octets.