Les nouveaux bus de données H. Le Provost (SEDI) Journée Electronique du DAPNIA, 10 Novembre 2006.

Slides:



Advertisements
Présentations similaires
Le micro-ordinateur.
Advertisements

Architecture de machines Les entrées sorties Cours
Les technologies permettant des réseaux de débit 100Gb/s à1000Gb/s
The name of ALLAH C'est quoi un Chipset ?.
Ordinateurs et soutien Technique
Nouvelles Technologies Le bus PCI et ses évolutions
Cartes vidéos, les modèles d’aujourd’hui
LES TRANSMISSIONS DE DONNEES DANS LE SECTEUR INDUSTRIEL. ZOBRIST Julien TS1 ETA.
Lycée ELKHAWARIZMI De SAFI
Environnement matériel d’un réseau informatique
ARCHITECTURE DES ORDINATEURS
Architecture Réseau Modèle OSI et TCP.
Les Chipsets A QUOI ÇA SERT ?
Fonction COMMUNIQUER les liaisons série
IMPLEMENTATION DE MATERIEL DE TELECOMMUNICATIONS msalomons
L’IEEE
Équipements d'interconnection téléinformatique
Cours 5 Le modèle de référence.
III- Une typologie Les réseaux locaux Les réseaux étendus.
Sommaire Dans ce chapitre, nous aborderons :
Séance 13 Internet.
PERI Master ACSI cours Gestion des Périphériques Année (Transparents de F. Dromard)
1. Introduction Le traitement informatisé de données requiert un dialogue, une communication entre l’homme et la machine, et parfois, entre plusieurs.
FORUM REGIONAL DE NORMALISATION DE L'UIT POUR L'AFRIQUE (Dakar, Sénégal, mars 2015) Outils et méthodes pour tester la qualité de services (QoS) de.
Système slow-control au LAPP
Alain Cojan Formation “Piquet” u Baraques, accès, sécurité, particularités u Outils d’usage général u Equipment Bus u Installations pour les physiciens.
Les Composants Logiques et d’Interfaces. 9 Octobre 2001 © astrium 2 La Stratégie Astrium SAS Vélizy Les Composants Logiques l Série 4000 : -Composants.
PERI Master ACSI cours Gestion des Périphériques Année (Transparents de F. Dromard)

La carte mère Par Arte Julien et Mathieu Sébastien.
LES BUS NUMERIQUES Philippe Butel Cours_bus_para_02.
1 LES BUS NUMERIQUES Bus parallèles Introduction au bus PXI Cours_bus_PXI_01.
Présentation de la carte graphique
USB (Universal Serial Bus)
Online : Electronique ou informatique ? JI Online : Electronique ou informatique ?
1 M. Taurigna,,D. Charlet C. Paillé Ethernet Interface But de la R & D : Intégrer un interface Ethernet dans un FPGA avec le minimum de composant externes.
Les Réseaux Informatiques Rappels
M2.22 Réseaux et Services sur réseaux
Séminaire SoSySec 25 mars 2016page 1 Processus de développement de système contraint par des préconisations de sécurité d'un SI urbanisé Jacques Simonin.
Équipements d'interconnexion téléinformatique l Répéteurs, amplificateur, interface, commutateur? l Pont (bridge) l Aiguilleur (Routeur) l Passerelle (Gateway)
LPI 101 : Administration Systèmes sur Linux Matériel et architecture  Configurer les bases du BIOS  Configurer un modem et une carte son  Installer.
ASR5 Système pour architectures multicœurs CSC5001 : Systèmes Hautes Performances Architecte de Services informatiques Répartis Gaël Thomas
1 Caractériser les dispositifs permettant l’interconnexion des réseaux.
Projet CTF3 au LAPP Réunion de service Louis Bellier, Jean Tassan, Sébastien Vilalte.
1 / 35 Acquisition de capteur CMOS (Mimosa 26) en μTCA Loup Balleyguier Journées VLSI PCB FPGA Juin 2014.
KMM Tun Lanoë C.Oziol F. Salomon 24 juin  Présentation du projet AGATA  Présentation de la carte Carrier ATCA  Préparation de la fabrication.
1 Initiation à la micro-informatique Le matériel CFPPA d’AUXERRE La Brosse Réalisation : Gilles BERDAL 2005 un clic pour la suite… L’Unité Centrale.
Développements autour de l’ ATCA et ROD pour le SLHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot P. Iengo,
I.Introduction  Définition de Connexion Multihoming  La Multihoming et les besoins des entreprises.
Automates Programmables Industriels ( ITEEM 2004 ) I.T.E.E.M de BEAULIEU Enseignante : Mme RECHID CHAPITRE 7 Le Logiciel PL7 Présentation - Ergonomie Les.
Développements ATCA au LAPP Journées VLSI - FPGA - PCB de l'IN2P3 11/06/2014 Nicolas LETENDRE 11/06/2014Journées VLSI - FPGA - PCB1.
Développements autour d’ ATCA, ROD pour le HL-LHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot I.Wingerter.
G. Bosson, J-L. Bouly, O. Bourrion, N. Ponchant, J-P. Richer, J-P. Scordilis.
1 Les groupements d’échangeurs thermiques, illustration de systèmes énergétiques, introduction aux systèmes complexes. Comprendre.
1 Journées Scientifiques novembre 2003 MoMaS EDF Electricité de France Multi Domaines Simulation Multi Domaines Laurent Loth - Andra.
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
TECHNOLOGIE WIEGAND Noël est presque arrivé! Oups! Désolé…C’est pas le sujet de la semaine… Noël est presque arrivé! Oups! Désolé…C’est pas le sujet de.
Département Informatique Les Réseaux Informatiques Ethernet, FastEthernet, Gigabit Ethernet : L’évolution Laurent JEANPIERRE.
Nicolas LETENDRE – LAPP Annecy Journées VLSI - PCB - FPGA – IAOCAO Jeudi 24 Juin 2010.
CEA DSM Dapnia Sédi - Christophe Coquelet - [La CAO-PCB au SEDI]10 Nov LA CAO-PCB au SEDI "Etat de l'art"
Mécanique CPPM Pierre KARST – 27/05/05 Détecteur IR - Cryostat de test IPNL - Implantation dans la détecteur Démonstrateur - Architecture par module -
Km3net vs Antares Besoin d’une organisation en réseau 4 fibres maximum 50 Kms 6 Kms.
CTF3 – CLIC Diagnostic faisceau. Jean-Marc Nappa, Sébastien Vilalte.
Evolution du système Laser ATLAS Réunion CESPI 22 février 2007 François Vazeille Objet  Remplacement de deux éléments: (Information donnée au CESPI d’octobre.
Journées VLSI 2010 Activité PCB IPNL VLSI 2010 W. TROMEUR.
Janvier 2007 Circuits et systèmes de communications micro-ondes – ELE Circuits et Systèmes de Communication Micro-ondes Chap.1: Les bases de la communication.
Projet des HT pour le Démonstrateur François Vazeille LPC (19juin 2012)  Contraintes  Proposition  Besoins et personnels 1.
Principaux équipements d'interconnexion téléinformatique
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Acquisition autonome carte ASM (A 3SM)
Transcription de la présentation:

Les nouveaux bus de données H. Le Provost (SEDI) Journée Electronique du DAPNIA, 10 Novembre 2006

Limites du Bus à Architecture parallèle Processeur Maître 1 Processeur Maître 2 Esclave 1 Esclave 2 Adresse / Données / contrôle bus parallèle Fond de Pannier (ISA, PCI, PCI-X,VME32, VME64, VME2ESST…) Connexions Face avant/arrière Entrées/Sorties spécifiques Entrées/Sorties standards (Ethernet, USB, UART…) Inconvénients : 1.Bus monopolisé par une connexion entre deux cartes 2.Pour un nombre de broches identique, bande passante réduite comparée à des liaisons séries point à point 3.Connexions par face avant/arrière compliquées pour palier aux points 1 et 2 4.Faible tolérance aux pannes Avantages : 1.Simplicité du fond de panier 2.Extension du système par ajout simple de cartes 3.Architecture éprouvée sur les 25 dernières années

Évolution des Bus d’acquisition de données Débit Max. Année * ISA (4,8 MO/s) * ISA (16,7 MO/s) * VME32 (40 MO/s) * VME64 (80 MO/s) * VME2ESST (320 MO/s) * PCI 1.0 (132 MO/s) * PCI 2.1 (528 MO/s) * PCI-X 1.0 (1 GO/s) * PCI-X 2.0 (4,3 GO/s) 2003 * PCI-E 1.1 (2 x 8 GO/s) * AGP 8x (2,1 GO/s) PCI, Peripheral Component Interconnect (PC) ISA, Industry Standard Architecture (PC) AGP, Accelerated Graphic Port (PC) VME, Versa Module Eurocard

Les nouveaux Bus à Architecture multi liens séries exemple : PCI Express Exemple de lien x4 PCI Express Noeud 1 Liens série, point à point, transmission différentielle basse tension (LVDS) Liens 2.5 GHz full duplex (2.5 Gb/s) 5Gb/s Revision 2.0, octobre 2006 Nombre de liens extensible x1, x2, x4, x8, x12, x16, x32 Architecture multicouches, découpage par paquet Compatibilité logicielle avec le PCI mais avec une vitesse plus grande Contrôle de flux Application : carte 3D graphique en remplacement des cartes AGP (PC) Tous les protocoles cités utilisent un encodage 8-bit/10-bit, une efficacité de 80%.(2.5Gb/s=>250MO/s) PCI Express Noeud 2 1 Lien Bande passante 20 Gb/s => 2GO/s

L’ Architecture CompactPCI Express Universal Power Module PCIe x16 PCIe x8 3U Fonctions spécifiques SystèmePériphérique 1Périphérique 2CommutateurHybride ADF eHM UPM ADF x8 x16 x8 x16 x8 x4 PCI 32-bit x4 Advanced Differential Fabric (ADF)

Advanced Telecom Computing Architecture (AdvancedTCA) 3 Zones : Zone 1 : puissance, gestion système Zone 2 : transport des données Zone 3 : Entrées/sorties vers le module de transition Cartes plus grandes et plus espacées : 140 sq. in. pour AdvancedTCA et un espace de 1.2 " 57 sq. in. Pour 6U compactPCI et VME et un espace de 0.8 " Puissance plus élevée : W par carte pour AdvancedTCA 35-50W par carte pour compactPCI Carte Principale 8U x 280mm Zone 1 Zone 2 Zone 3 Module de transition 8U x 70mm Face avant Face arrière

AdvancedTCA :Transport des données Connecteurs ERNI ZD qualifiés pour des vitesses de 5 Gb/s 1 connecteurs ZD 10 rangées de 4 paires différentielles AdvancedTCA : 5 connecteurs ZD : 64 paires / "Base Interface" 120 paires / "Fabric Interface" 6 paires / "Clock Synchronisation" 10 paires / "update channel Interface" Base Interface : 1canal "Base" =>1 rangée de 4 paires 16 canaux "Base" par carte Ex.: 1 canal "Base":10/100/1000 Base-T Fabric Interface 1 canal "Fabric" =>2 rangées de 4 paires 15 canaux (4 ports de 2 paires) "Fabric" par carte soit 60 ports de 2 paires

Architecture « Interconnexion complète » Supporté par la "Fabric" uniquement Toutes les cartes (nœuds) sont interconnectées entre elles par un canal. Châssis de maximum 16 cartes, 15 canaux utilisés Nombre de connexions pour N Cartes : N * (N-1)/2 N= 16 => 120 connexions de canaux (960 signaux différentiels) Backplane compliqué à réaliser Tolérance aux pannes Bande passante théorique maximale pour 16 cartes : 120 Connexions * 4 ports * 2 * débit Gb/s = PCI Express (débit 2.5) => 2,4 Tb/s InfiniBand (débit 5) => 4,8 Tb/s Nœud 1 Nœud 2 Nœud 3 Nœud 4 Nœud 5 Nœud 6

Architecture « double étoile » Supporté par la "Base" 2 Routeurs par châssis interconnectés entre eux par un canal Chaque routeur est connecté à toutes les cartes (nœud) par un canal. 1 routeur est connecté au contrôleur de châssis par un canal Nombre de connexions pour N nœuds : N*2 N= 14 => 28 connexions de canaux (112 signaux différentiels) Backplane plus facile à réaliser que l’architecture « interconnexion complète » Tolérance aux pannes Bande passante maximale instantanée pour 16 cartes, canal Ethernet : 28 Connexions * 2 * 1 Gb/s = 56 Gb/s Routeur 1 Nœud 1 Nœud 3 Nœud 2 Routeur 2 Nœud 4 Shelf Management Controller

AdvancedTCA : évolution Norme AdvancedTCA PICMG 3.0 (Rev2.0 Mars 2005) indépendante du type de “Fabric“ : –PICMG 3.1 : Ethernet (Janvier 2003) –PICMG 3.2 : InfiniBand (Janvier 2003) –PICMG 3.3 : StarFabric (Mai 2003) –PICMG 3.4 : PCIExpress (Mai 2003) –PICMG 3.5 : RapidIO (Septembre 2005) AdvancedMC AMC.0 (Mars 2005) cartes mezzanines Cartes, fonds de panier, châssis disponibles sur le marché

Conclusion Nouveaux bus : agrégat de liaisons point à point haut-débit VMEbus Switched Serial (VXS) ~ AdvancedTCA mais moins performant Très haute bande passante Fiabilité Fonds de panier dédiés avec des emplacements pour nœuds de commutation, nœuds simples