Préparation du test d’irradiation du circuit Omegapix2 Olivier Le Dortz, LPNHE Paris 13 Mai

Cahier des Charges Plusieurs circuits Omegapix2 2D (Tier numérique) et 3D ( Tiers analogique + numérique) ont été testés avec succès; les tests en labo se poursuivent en se concentrant sur le tier analogique Intérêt d’irradier un (ou qques) circuits pour évaluer La robustesse du circuit La dégradation des courants de fuite, notamment, de la capacité des cellules de pipeline à conserver leur données avant relecture (qques ms en test labo) Conditions du test Alimenter le circuit durant l’irradiation 1.5 V numérique V analogique ( mise en commun possible ? ) Monitoring en ligne des fonctionnalités numériques: Shift Registers de configuration Signaux L1 => ~30 I/O à contrôler, 40 MHz maximum Doses Flux constant Protons p.cm 2 => p.cm 2 ?? O. Le DortzRéunion Tests Omegapix213/05/2014

Site d’irradiation au CERN O. Le DortzRéunion Tests Omegapix213/05/2014 NavetteTable Plusieurs mètres entre l’élément irradié et une instrumentation de contrôle « Radsoft » Pas simple d’installer un PC + connexion USB ( par contre, connexion Ethernet possible) CERN-PS East Hall Début des inscriptions pour automne 2014 = 15 juin 2014

Carte de test labo actuel (et plan initial) USB vers PC FPGA Connecteur Carte à Carte => Carte irradiée Support ASIC (laissé vide) USB = dmax ~2 / 3 mètres Carte peu adaptée pour du monitoring en ligne. Le plan initial étant de brancher, après irradiation, la carte hébergeant l’ASIC irradiée via le connecteur carte à carte O. Le DortzRéunion Tests Omegapix213/05/2014

Projet proposé O. Le DortzRéunion Tests Omegapix213/05/2014 Carte Pilote à définir FPGA+Interface Câble à définir qques mètres ~30 I/O + Alim ETHERNET ~10 m PC de monitoring Salle d’irradiationExtérieur Faisceau Zone « tiède » ASICLogique I/O Carte Irradiée à fabriquer

Carte Pilote : pistes envisagées Kits FPGA + Ethernet ALTERA Cyclone III ( 1200$ ) ETH 10/100/1000 Utilisé au labo (LSST) Solutions FW/SW dispo I/O HSMC TERASIC DE2-115 Cyclone IV( 300$ ) ETH 10/100/1000 Solutions FW/SW à développer (mais exemples disponibles) I/O HSMC et HE10 Solutions également sur Xilinx mais expérience plus importante sur Altera O. Le DortzRéunion Tests Omegapix213/05/2014

Carte Pilote: autres pistes Solutions commerciales clé en main Solutions peu onéreuses disponibles mais => Nécessite toujours de réaliser une carte « fille » ou une carte « mère » FPGA pour gérer les signaux Omegapix2 DIY Solutions à base d'Ethernet possible au labo: FPGA Altera (Cyclone III ou V) + core GEDEK (UDP/IP sans RAM) => Temps de développement plus long + fabrication O. Le DortzRéunion Tests Omegapix213/05/2014

Câbles Carte Pilote  Carte Irradiée 40aine de paires différentielles Qques mètres Robustesse + Flexibilité ( navette mobile ) 24 paires diff / câble  Gb/s  Mais câble 1 ou 2 m Câble trop rigide et couteux connecteur fragile ? Le bon vieux câble plat paires torsadées O. Le DortzRéunion Tests Omegapix213/05/2014

Carte Irradiée ASIC Composants Radsoft Régulateurs: 3.3V + 1.5V LVDS Rx/Tx translators Alimentation 5V qques 100mA ~40 diff I/O (LVDS) O. Le DortzRéunion Tests Omegapix213/05/2014

Carte pilote: solution adoptée O. Le Dortz RéunionTests Omegapix213/05/2014 Kit Altera Nios II Stratix II Disponible de suite (1 + 1 de secours) Gratuit Connecteur d’extension simple et robuste Ethernet 10/100 FPGA Stratix2S60 2 connecteurs d’extension « Santa Cruz » 41 I/O chacun RAM DDR 32 MB ROM Flash 16 MB Câble plat vers carte irradiée Mais Obsolète: plus de support, qques soucis avec le dévt du firmware Interface ethernet « lente » Alimentation via transfo 220V

Portage du Firmware Omegapix2 LAL_USB Address Decoder + Word Regs PLL 20 MHz 160 MHz Trigger sequencer Shiftreg Manager Cyclone FPGA FTDI FT245 USB Full Speed (12Mb/s) On board 40 MHz Omegapix2 CNT Avalon Slave Interface PLL 100 MHz 160 MHz Trigger sequencer Shiftreg Manager Stratix II FPGA SMSC LAN91C111 MAC PHY ETHERNET (100 Mb/s) Omegapix2 CNT Santa Cruz Daughter Board 40 MHz max 160 MHz Periph DDR RAM Flash ROM SOPC System CPU Carte Banc de Test USB Carte Nios II Carte Irradiée O. Le Dortz Réunion Tests Omegapix213/05/2014 On board 50 MHz FW Conservé FW Modifié HW Différent HW à faire

Aspects logiciels O. Le Dortz Réunion Tests Omegapix213/05/2014 Kit FPGA Serveur PC Windows Client TCP socket 31 Soft Labview routines TCP

Protocole de communication TCP O. Le Dortz RéunionTests Omegapix213/05/2014

Mesures de performances Client = Labview 10 / Windows XP Réseau Privé = lien direct par câble croisé PC  Kit, adresse IP fixe ( x) Réseau Public = Kit relié au réseau du laboratoire, IP dynamique (DHCP), ~10m PC  Kit Carte Banc USB ETH Read ETH Write Débits relativement faibles pour une interface ETH 100M Traitement TCP/IP logiciel (CPU Nios à 100MHz) qui pourrait être grandement optimisé Réponse lente en lecture (Pb de réglages Windows?) Néanmoins: 5 à 10 fois plus rapide que la carte USB Boucles de test Labview 10 fois plus rapides => Le système répond aux besoins O. Le Dortz RéunionTests Omegapix213/05/2014

Conclusion Set-up FirmwareFait Software ServeurFait Client BancFait Client IrradA faire Hardware Carte fille sur kitEn cours(mi-juin) Carte irradiéeA faire(mi-juin) Fiabilité du set-upA valider L’inconnu reste encore la date d’une période de run d’irradiation (plus d’info le 15 juin) O. Le Dortz Réunion Tests Omegapix2 13/05/2014