Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot pour le groupe ATLAS-LAPP

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Sommaire ■ Contexte ■ Motivations ■ Carte test ATCA (IPMC, FPGA) ■ Carte évaluation ATCA ■ Résumé

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Contexte : actuelle électronique - FEB (Front End Board): Cellules des calorimètres stockées dans buffer analogique et numérisées seulement si trigger - ROD (Read Out Driver): Calcul énergie, temps et facteur de forme - TBB (Tower Builder Board): Trigger basé sur des sommes analogiques Limitations du système : -> Granularité du trigger -> Latence du trigger -> Bande passante trigger

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Contexte : Future électronique (Phase I – 2018) - FEB, ROD, TBB : Ne changent pas - LTDB (Lar Trigger Digit Board): Somme plus fine, plus grande granularité Numérisation - DPS (Digital Proc. system): Conversion ADC brut en énergie calibrée pour trigger LAPP intéressé par DPS - Nombreux liens optiques - Communication inter cartes -> ATCA choisi

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Motivations: Plateforme ATCA choisie: - Communication rapides entre cartes par le fond de panier - Grandes cartes (32x28 cm) - Possibilité de « Rear Transition Modules » (RTM), et cartes mezzanines(AMC) - Fiabilité (hot swap, diagnostique temps réel) Nous voulons évaluer : - Spécifications ATCA (Intelligent Platform Management Interface ‘IPMI’ facilities) - Nombreuses fibres optiques 12x10Gbps - Carte dense et haute vitesse. - Grande puissance de calcul avec blocs DSP dans FPGA Pour cela nous avons conçu des cartes ATCA : - Carte de test pour IPM Controller (IPMC) maison : test IPMC et bloc FPGA - IPM Controller (IPMC) maison : gestion protocole ATCA avec « shelf manager » - Carte ATCA d’évaluation : Nombreux liens optiques, 3 blocs FPGA

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Carte test IPMC : Tests de : Bloc FPGA - Boot : CPLD & Flash parallèle - Communications avec DDR3 & Flash - ADC(SPI), oscillateur(I2C) Mezzanine IPMC : - IPMC (IPM Control) via IPM Bus (I2C) => Communication avec Shelf manager => Hot swap (insertion switch) => Activation DC/DC - Alarme/Diagnostic - Configuration/Monitoring par Ethernet => Maitre JTAG => Chargement firmware FPGA => Lecture capteurs => Monitoring…. CPLD Flash DDR3 ArriaIIGx IPMC Mezzanine Emerson ATC250 DC-DC converter J2 Update Channel J2 Fabric, Base interface J1 Power, IPMBus

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Test bloc FPGA : DDR3 : - Tutorial ALTERA Liens Gbps sur fond de panier ATCA: - Transceiver Toolkit ALTERA Périphériques FPGA (gestion avec NIOS II) - ADC (monitoring tension) : SPI - Oscillateur réglable : I2C (Opencores) - Flash parallèle - ABBA CTRL link avec mezzanine FMC -> composant QSYS « maison » FPGA CPU-NIOSII SPII2CABBA Link FLASH CTRL RAM ADCOsc.FLASH FMC mezzanine

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Mezzanine IPMC : 69mm Ethernet FPGA Spartan 6 µC LM3S9B92 bus FMC Mezzanine Power Supplies Connector SPI FLASH X 2 IO USB JTAG I2C IPMBus A&B µC FPGA IO FMC (FPGA Mezzanine Card) : - Nombreuses I/O - Jusqu’à 160 liens (74 liens différentiels) FPGA : - Xilinx Spartan 6 : nb I/O configurables - Boot via SPI Flash - I/O FMC piloté FPGA -> Communication vers l’extérieur -> LVDS ou LVTTL µC : - ARM cortex M3 : TI LM3S9B92 - Interfaces Ethernet/USB/JTAG - Fonction IPMC - Fonction maitre JTAG

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Carte évaluation ATCA : Synoptique

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P FPGA CPLD FLASH DDR3 SNAP12 Rx (Support) SNAP12 Tx (Support) ATCA IPMC (FMC) ATCA DC/DC DC/DC : 3.3V,2.5V,1.8V,1.5V DC/DC : 0.9V Carte évaluation ATCA : Photo

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Carte évaluation ATCA : Premiers tests Configuration FPGA : OK - JTAG - Chargement FPGA par CPLD + FLASH parallèle Liens LVDS : En cours - 48 liens inter FPGA (->1.6Gbps) - Puissance dissipée : ~ 0,1W/Gbps FPGA 0 FPGA 1 FPGA 2

05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Résumé Mezzanine IPMC ATCA: - Validée sur carte de test ATCA - Version 2 en CAO -> format compact : barrette DDR3 -> ajout de la gestion des AMC -> partage avec le groupe LHCb-CPPM Carte évaluation ATCA : En cours de test - Vient d’être reçue - Beaucoup de travail reste à faire - Sera utilisée pour en pour la Phase0 comme démonstrateur