C. Combaret Calice DAQ France 04/11/2011 DIF (LAPP) ASU (IPNL) Hardroc2B (LAL) Cassette (IPNL) LibLDA (LLR) LDA (UCL -> LLR) DCC (LLR) Xdaq (IPNL)CCC (UCL->LAPP) 9 HDMI - Raw eth 9 9 N<10 Raw Ethernet cassettes = 150 DIFs 17 DCCs4 LDAs4 DAQ PCs 1 CCC RS232 Services : LV HV Gaz Cooling Situation actuelle HDMI - Home
C. Combaret Calice DAQ France 04/11/2011 Tout de suite : Baseline pour le beamtest d’avril cassettes = 150 DIFs 17 DCCs 4 DAQ PCs DIF (LAPP) ASU (IPNL) Hardroc2B (LAL) Cassette (IPNL) DCC (LLR) Xdaq (IPNL) CCC/ DCC HDMI - ethernet USB Ethernet RS232 ou USB Lecture USB DCC : devient simple fanout pour clocks, fast commands et triggers CCC : soit la meme soit utiliser une base de DCC (USB au lieu de RS232) DIF : base de fw USB avec clocks, fast cdes et trigger pilotés par la CCC 1 CCC
C. Combaret Calice DAQ France 04/11/2011 Idées de lyon à base de “Super DCC” cassettes = 150 DIFs 17 DCCs DAQ PCs DIF (LAPP) ASU (IPNL) Hardroc2B (LAL) Cassette (IPNL) Super DCC Xdaq (IPNL) CCC/ DCC HDMI - Protocole a definir (I2C, SPI,…) TCP IP USB / TCP IP 1 CCC ou equivalent HDMI - Protocole a definir (I2C, SPI,…)
C. Combaret Calice DAQ France 04/11/2011 Idées de lyon à base de “Super DCC” (2) Lecture des ASUs : base TCP IP Interface VME (regle pbs alim, mecanique,bus inter DCC sur J2, spying) Interface TCP IP : Chip dédié Interface usb : backup et bien maitrisé Embarquer un pilotage de clock LHC (TTC) : précis, fiable pour distribuer des clocks et des fast commands FPGA reprogrammable en ligne E2PROM pour stocker parametres de configuration de la carte et slow control des asics Watchdog indépendant du FPGA 9 HDMIRJ 45 USB TTC FPGA (GROS!!) E2PROM Watchdog FT245 TCP IP VME J1VME J2