June 23, 2016Réunion SERDI – Projet – Spiral2 1 Spiral2 Beng Yean KY CNRS/LAL/SE RDI ECSF Electronique de Contrôle de la Structure de Faisceau

2 June 23, 2016 Spiral2, c’est quoi ? SPIRAL2 (Système de Production d'Ions Radioactifs en Ligne de 2 ème génération) est le nom du dispositif qui produira de nouveaux faisceaux d’ions stables ou radioactifs au GANIL (Grand Accélérateur National d’Ions Lourds). La machine Spiral2 sera installée à Caen en Normandie. Elle complètera le dispositif existant qui est l’actuelle machine Spiral1. Ces dispositifs sont des outils de recherche fondamentale sur le noyau. Spiral2 étendra les connaissances sur les phénomènes nucléaires dans le domaine des noyaux radioactifs « exotiques ». L’accélérateur, les lignes de faisceau, la salle d’expérience AEL et le procédé de production des ions exotiques seront installés en sous-sol (- 8,5 m). Réunion SERDI – Spiral2 – beng Ky Spiral2 sera une INB, et produira d’ions radioactifs en 2013.

3 June 23, 2016 La machine Spiral2 & implication du LAL LAL est impliqué pour produire deux équipements électroniques qui jouera un rôle principale dans l’accélérateur. Réunion SERDI – Spiral2 – beng Ky Quadripôle Radio Fréquence Ligne Moyenne EnergieLigne Basse EnergieLigne Haute Energie Regroupeur ou sélecteur générer et fournir les signaux : signaux de timing (TS), permettant de définir la structure faisceau, en agissant de façon synchronisée sur les sources et/ou le hacheur et/ou le RFQ, ainsi que sur le sélecteur de paquets.

4 June 23, 2016 Réunion SERDI – Spiral2 – beng Ky LAL/SERA M. Bernard LAL/SERA M. Bernard LAL/Système B.Y. KY LAL/Système B.Y. KY GANIL/Spiral2 à CAEN GANIL/Spiral2 à CAEN Coordinateur début 2008 Historique du besoin (phase 1) Carte VME_Timing Fin 2008 Module réf. RF (horloge machine) Spiral2 confiait au SERA l’étude et la réalisation d’un module RF et de s’occupait de la coordination sur l’étude de la carte Timing au format VME dont j’avais l’entière responsabilité sur l’étude et la réalisation. En fin 2008 la carte a été réalisée puis testée en fonction des premiers cahiers des charges.

5 June 23, 2016 Réunion SERDI – Spiral2 – beng Ky Historique du besoin (phase 2) LAL/SERA S. Letourneur LAL/SERA S. Letourneur LAL/SERDI B.Y. KY LAL/SERDI B.Y. KY GANIL/Spiral2 à CAEN GANIL/Spiral2 à CAEN Responsable de l’ECSF quitte LAL en Mai 2011 Module ECSF Module réf. RF (horloge machine) mi 2009 pour 2013 En 2009, il y a un nouveau besoin technique qui passe par une modification de l’architecture. Spiral2 souhaite un électronique qui s’interface avec une liaison série en protocole ModBus.

6 June 23, 2016 Réunion SERDI – Spiral2 – beng Ky L’ECSF, c’est quoi ? L’Electronique de Contrôle de la Structure de Faisceaux = ECSF Cet électronique sert à : synchroniser tous les signaux de timing machine sur le signal de référence (pilote) RF à MHz. Cette « horloge » machine est par ailleurs fournie à la plupart des composants de l’accélérateur (cavités RF, diagnostics…) et aux salles de physique pour assurer une référence de phase / temps. recueillir les demandes de structure faisceau définies au niveau du contrôle commande (CC) général (ceci via le Run Permit Système (RPS) et l’automate interlock de la machine), aux quelles peuvent s’ajouter certaines demandes supplémentaires des utilisateurs (ex : cibles tournantes dans les salles de physique) ou des demandes de coupure du système de protection machine (SPM), des diagnostics ou des salles de physique. générer et fournir les signaux : signaux de timing (TS), permettant de définir la structure faisceau, en agissant de façon synchronisée sur les sources et/ou le hacheur et/ou le RFQ, ainsi que sur le suppresseur de paquets. générer des signaux de synchronisation, dits présence faisceau (PF), à distribuer comme information de base aux différents châssis VME de la machine (cavités RF, diagnostics) afin de pouvoir effectuer correctement les opérations de réglage, de monitoring, voire d’imaginer des scénarios de «feed-forward». La ECSF surveille aussi son fonctionnement interne et génère une alarme rapide en cas de diagnostic de panne.

Sur cette carte Timing on a implémenté et a mise en œuvre un microcontrôleur PIC 18F8722 et deux FPGA Cyclone II. Le microcontrôleur sert à gérer les demandes de structure faisceau et à exécuter les ordres venant du Contrôle Commande vers les différents FPGA de la carte via une interface série RS-485 sous le protocole Modbus. Le protocole Modbus (marque déposée par Modicon) est un protocole de dialogue basé sur une structure hiérarchisée entre un maître et plusieurs esclaves.dialogue 7 June 23, 2016 uC PIC FPGA Timing FPGA Detect RS-485 Xport Première carte Timing du système ECSF Réunion SERDI – Spiral2 – beng Ky

8 June 23, 2016 Réunion SERDI – Spiral2 – beng Ky Les tests sur place de validation Rythmes TSS1 TSH1 TSS1 TSH1 Sous Labview on communique toute la trame sous forme d’un tableau de 8bit en hexadécimal converti en chaîne d’octets et le reste c’est-à-dire le check sum sera calculé par le logiciel Labview. Du point de vue mathématique, c’est le calcul d’un polynôme et un codage informatique par un algorithme spécifique. 1.librairie NI_Modbus 2.les Vi visa standards

9 June 23, 2016 Développement HDL & simulation Le module complet est capable de générer un pulse dont la durée du pulse ou du retard peut être ajuter entre 1us à 1s par pas de 1us. Le déclenchement se fait à partir d’un front montant l’horloge de rythme. Note : Pour comprendre chaque module ci-dessus (T1_counter ou T2_counter) j’intègre en faite deux boucles de comptages en interne. En bref, le premier comptage se fait à la durée du pas demandé puis se reboucle au temps de fois de la valeur entrée dans duree_tx pour obtenir la longueur du pulse désiré. La longueur des pulses des faisceaux à créer est toujours définie entre une valeur minimal (en us) et 1s. Pour détecter la présence d’un signal j’ai crée un module qui permet de retourner un état haut permanant (= signal ok) si la période du signal à détecter est ≤ à 1s (ou F eq ≥ 1Hz). Dans le cas contraire le module retournera un état bas. Dans le schéma ci-dessous le bloc h_ext_det réalise cette détection mais laisse en sortie des pulses si la période du signal à détecter est proche de 1s. Pour remédier à cela les blocs (compteur + bascule) vont éliminer ses pulses pour n’obtenir en sortie qu’un état zéro. Détection de signal :

10 June 23, 2016 Les travaux en cours & à venir -Attendre la validation des solutions qu’on a proposées pour que Pascal puisse terminer le PCB puis le feu vert pour la production de la carte 1 ère carte. -Avancer les schémas des autres cartes avec l’aide de Patrick. -Attendre un interlocuteur compétent dans le domaine technique pour superviser les travaux sur l’aspect validation/préconisation/recommandation. -Continuer le code C du microcontrôleur que S.L avait abordé. -Continuer le code HDL. Réunion SERDI – Spiral2 – beng Ky

11 June 23, 2016 Réunion SERDI – Spiral2 – beng Ky Les moyens Inventorier / Planning CAO TIMING_ECSF / Correction PCB par Pascal ? (B. Ky) - 1er semestre 2012 Backplane_ECSF / Schéma par Patrick (B. Ky) - 1er semestre 2012 Interface_ECSF / Schéma par Patrick (B. Ky) - 2eme semestre 2012 I_Connect / Schéma par Patrick (B. Ky) - 2eme semestre 2012 Buffer_ECSF / Schéma par Patrick (B. Ky) - 2eme semestre 2012 B_Connect / Schéma par Patrick (B. Ky) - 2eme semestre 2012 Display_ECSF / Schéma par Patrick (B. Ky) - 2eme semestre 2012

12 June 23, 2016 Réunion SERDI – Spiral2 – beng Ky