Julie Prast, DHCAL Meeting, 6 mai 2008 Statut de la carte DIF Sébastien Cap, Guillaume Vouters Julie Prast

6 Mai 2008Statut de la carte DIF2 Rappel de l’architecture SLABSLAB FPGA ASIC Config ASIC read DAQ interface Slow control Power Supplies + 5 /+ 6V DIF LDA (HDMI) USB JTAG HR analog DIF Monitoring LDO ADC +5V 3.3V 2.5V 1.2V Mezzanine

6 Mai 2008Statut de la carte DIF3 La carte a été envoyée en production chez TechCI mardi 29 avril. – Fabrication 10 PCBs – Retour PCBs attendu pour fin mai – Câblage début Juin chez Ardelec – Approvisionnement composants OK.  2 premiers protos sont attendus semaine 24.  Merci à Sébastien Cap pour son énorme travail

6 Mai 2008Statut de la carte DIF4 Caractéristiques électriques et mécaniques Dimensions : 8*10 cm *1.5 mm 10 couches impédancées (4 signaux, 6 alims). Classe 6.

6 Mai 2008Statut de la carte DIF5

6 Mai 2008Statut de la carte DIF6

6 Mai 2008Statut de la carte DIF7

6 Mai 2008Statut de la carte DIF8

6 Mai 2008Statut de la carte DIF9

6 Mai 2008Statut de la carte DIF10

6 Mai 2008Statut de la carte DIF11 Statut du VHDL (1) Prise en main de la carte de test HardRoc et de son interface Labview (Merci à Stéphane Callier) – Slow control, injection de charge (Cinj / Ctest), lecture digitale, … => HW, FW, SW 100 % LAL mais permet une bonne familiarisation avec le HardRoc Reprise de la totalité du firmware et du software – Code entièrement VHDL (pas de Graphique HDL). – Code sous contrôle (maintenance). – Doit fonctionner pour N HardRoc. – En partie inspiré du code de Clément. – Software : Christophe C est un ancien de CMS et préfère CrossDAQ à Labview …(voir son talk)

6 Mai 2008Statut de la carte DIF12 Statut du VHDL (2) Une partie du code définitif a été écrit : – Interface USB, Slow control – Lecture digitale, Lecture analogique (via ADC) Toutes ces fonctionnalités pourront déjà être testées sur la carte de test avant l’arrivée de la carte DIF (1 seul HR mais HW très similaire). – Interface USB validée – Test du slow control la semaine prochaine (attente finalisation software) – Ensuite test des lectures analogiques et numériques. Quand la DIF arrivera il « suffira » : – D’effectuer le test électrique. – De cibler le code VHDL sur un Cyclone 3 au lieu d’un Cyclone 1. – De tester le code pour N Hardrocs. – Fonctionnalités entièrement non testées : interface LDA, Interface DIF/DIF, monitoring.

6 Mai 2008Statut de la carte DIF13 Conclusion La carte DHCAL DIF est partie en prod le 29 avril. Retour attendu autour du 10 juin. Le VHDL avance bien et pourra déjà être en bonne partie testé sur la carte de test à 1 HardRoc du LAL. Quid du software et des ASU (RPC/umegas/FEV5)? – ASU uMegas pour mi juillet environ. Veut-on mettre les nouvelles DIFs en faisceau test en aout ?