JRA3-EUDET France Ecal & DHcal C.Clerc LLR- Ecole polytechnique

C.Clerc JRA3 France - 05/04/07 Milestones ( Eudet description of work) A: Ecal B: Hcal C: VFcal D: DAQ E: FE elec. MilestonedateTaskMm/Yy Mechanical concept available12ADec-06 Tech1 prototype available ( skyrock)12EDec-06 DHcal ASIC prototype DHCAL1 available ( Hardrock)12EDec-06 DAQ system prototype available18DJun-07 Design review22A,B,C,D,EOct-07 Ecal ASIC prototype TECH2 available24EDec-07 Ecal design and mould available30AJun-08 DAQ system prototype available33DSep-08 Production readiness review34A,B,C,D,EOct-08 Ecal ASIC production TECH3 finalised36EDec-08 ECAL PCB available36EDec-08 Silicon sensors available42AJun-09 DAQ system available42DJun-09 Ecal prototype available42A Jun-09

C.Clerc JRA3 France - 05/04/07 Ecal ( A & E ) Mécanique: 18 mois Prod Si :6 mois FE:15 mois Objectif : TB sept 2009 Assemblage parties actives : 9 mois

C.Clerc JRA3 France - 05/04/07 1m50 3 alvéoles de 180mm 10 alv. de 6.5 mm ( W=2.1) 5 alv. de 8.6mm ( W=4.2) 1 slab long ( équipé simple ou double face ?) 14 slabs courts 185 mm Si wafers 6”, pads 5x5mm² ASIC : Skiroc ? 2m² de Si,  canaux soit 2000 chips de 36 voies Largeur d’alvéoles de 120mm  180mm 50% de + de W 33% de + de Si, canaux, ASIC

C.Clerc JRA3 France - 05/04/07 Si wafers Guard ring design Couplage AC-DC 300µ, 6” 01/02/09 Validation d’un lot de test : 1 an Incidence sur le design des PCB, VFE & assemblage

C.Clerc JRA3 France - 05/04/07 VFE : Module TB: ASIC 01/08 Degré d’integration dans le chip : incidence sur la carte de FE et PCB 15 mois

C.Clerc JRA3 France - 05/04/07 Meca Procédures de réalisation ( monobloc, réassemblage, optimisation structurelle..) Système d’attache Ecal/Hcal Réalisation d’un slab long ( 1m50, 124mm): Validation de l’assemblage avec plaques W tolérance slab/alvéole Outillage de réalisation Tests thermiques Carte FE ( support mécanique) Intégration H+ASU  SLAB

C.Clerc JRA3 France - 05/04/07 FE Ecal FE 01/08:  2DIF par alvéoles, 1LDA pour 15 Alvéoles ?  Carte DIF : FPGA + ? Selon ASIC 01/08….  interface 1ere ASU et DIF  Mécanique de la DIF  Refroidissement PC/s LDA Control-link ODR Store Data-link DIF Slab FE Detector Interface Module Link Data Aggregator module

C.Clerc JRA3 France - 05/04/07 Petit résumé …. Module EUDET : équipé selon R&D début 2008 Mécanique : grande densité de taches en 2007/2008 : FTE, organisation du travail et les groupes UK. FE board : Coordination pour définition VFE/DIF/LDA/Mécanique Si wafers : peu de marge de manoeuvre DAQ Module EUDET ≠ Module 0 mais : EDRTDR

C.Clerc JRA3 France - 05/04/07 DHcal 3 tâches à mener en parallèle avec 2 cartes complètes: Intégration Board/RPC Dév. firmware,Test Daisy chain DAQ 0 TB au CERN en juillet