Plan de développement Définition tensions alimentation et puissance associées Alimentation analogique & Alimentation numérique Définition connecteur mezzanine.

Laurent Gross # 1 Contrôle, Acquisition de Données et Gestion des Erreurs du Tracker de CMS CMS France mars 2006 G. BaulieuIPNL – Lyon F. Drouhin.
LAr upgrade Phase Carte calib.. R&D pour future carte sFEB Projets de conception chips par LAL (Omega) encore en maturation: – Preamp bas bruit.
Les systèmes mono-puce
Implantation de processeurs dans les FPGA et ASIC
Groupe CTF3 Bilan Tourniquet Section 01 Date 9/12/2014
InterDIF pour Microroc Cyril, juillet2010Interdif pour ASU microroc1 + 2 signaux analogiques vers l’ADC Info Guillaume: parmi les 40 signaux, 8 sont en.
APPLICATIONS Convertisseur ΣΔ.
Réunion LBNO-WA105 du 21/03/2014. Haute tension Solution actuelle (prototype LAGUNA) – Haute tension positive sur anode – Cathode à 0V – 1 câble unique.
Journées collectives Projets/Labos/Dir-IN2P3 PHENIX F. Fleuret, LLR 05/07/20071 Journées Projets/Labos/Dir-IN2P3 PHENIX.
Test.
Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 14/10/2013
Expérience ILC Informatique pour la R&D des détecteurs silicium par Diego Terront Expérience ILC Informatique pour la R&D des détecteurs silicium par Diego.
Journée « Spatiale » 19 février 2009, APC Compétences Techniques P. DARGENT.
Projet CTF3 au LAPP Réunion de service Louis Bellier, Jean Tassan, Sébastien Vilalte.
P. Baron CEA IRFU/SEDI/LDEFJournées VLSI / PCB / FPGA / Outils; Juin 2010; LAL ORSAY. 1 Le circuit AGET pour la lecture des TPCs P. Baron, E. Delagnes.
Y. Zoccarato – Journée d’étude sur les détecteurs diamant– 9 Juin 2015 Moniteur ultra-rapide pour étiquetage temporal en hadronthérapie L. Caponetto, X.
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo.
Développements autour de l’ ATCA et ROD pour le SLHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot P. Iengo,
Chaine d’acquisition du Calorimètre LArg ATLAS Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 11/06/2014Acquisition ATLAS LArg-VLSI
Développements autour d’ ATCA et ROD pour le HL-LHC au LAPP A. Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot I.Wingerter.
Nicolas LETENDRE – LAPP Annecy Journées VLSI - PCB - FPGA – IAOCAO Jeudi 24 Juin 2010.
Zoccarato Yannick. Journées VLSI – FPGA – PCB de l’IN2P3, CPPM le 11/06/ PLAN 1 – Introduction 1-1 l’hadronthérapie 1-2 L’imagerie compton 2 – le.
Julie Prast, DHCAL Meeting, 6 mai 2008 Statut de la carte DIF Sébastien Cap, Guillaume Vouters Julie Prast.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
LES SYSTÈMES DYNAMIQUES.
Les développements pour upgrades LHC
Imotep : un circuit intégré pour l’imagerie TEP du petit animal V. BEKAERT, N. CHEVILLON, X. FANG, C. FUCHS, J. SAHR, R. SEFRI, J. WURTZ, D. BRASSE.
Réunion de suivi du 8 décembre 2011  Dernières nouvelles  Mini-tiroirs  Electronique front-end  Dernières nouvelles  Mini-tiroirs  Electronique front-end.
The relationship between the different FEB projects The first MainBoard and its Processing DaughterBoard will be developed for 3-in-1, but keeping the.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
Développements Techniques sur EASIER Hervé LebboloÉlectronique EASIERBiennale du LPNHE septembre Mécanique : P. Repain Électronique : J. David,
CR reunion electronique à l’IPNL du mardi 22 Avril h30 – 12h30 : repas Claude, Cyril et Pablo 12h30 – 14h: discussions.
JRA3-EUDET France Ecal & DHcal C.Clerc LLR- Ecole polytechnique.
+, Spectromètres à électrons pour la caractérisation de compteurs à scintillation C.Cerna Journée Instrumentation 2015.
COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
Test.
Test.
test
L’Electronique Back-End du Détecteur SciFi
Activités techniques DAMIC Dark Matter In CCD
Réunion annuelle THOMX
Agencement de capteurs Autonomes Communicants
Etude du signal de la calibration de l'électronique
Circuits Omegapix2 (2D et 3D)
Evaluation de l'UE TICE 1 TRANSMISSION DES DONNEES INFORMATIQUES SABATIER Fabienne 1ère année de sciences du langage/sciences de l’éducation.
Daq µTca DPGA.
Programme des actions à mener dans l’option du Démonstrateur
Un instrument informatique de pointe au service de la recherche
Status des cartes 4 HR 10 février 2009
Quoi de neuf en Microélectronique au DAPNIA ?
CONCLUSIONS ET PERSPECTIVES (Session Ouverte).
3D LHC 29 November 2007 A.Rozanov
ASUs MicroRoc Réception des 7 premiers PCB
TEST.
ok.
General Electronics for Time Projection Chambers: Asic-Adc board
Les upgrades LHC au pole MicRhAu Nicolas Pillet pour le pole MICRHAU
Développements techniques GRAND-proto
Activités Farès Djama (ATLAS)
1 PROJET D’INFORMATIQUE les composants de l'ordinateur Gammoudi Rayéne 7 B 2.
Gei 431 Architecture des ordinateurs II – Frédéric Mailhot Introduction Objectifs du cours Évaluation Références Matière du cours: - Techniques modernes.
Activités du groupe CTF3 au LAPP
R&D TDC : mesure de temps à 10 ps ajustable
TEST. API OK CONNECTION OK.
H Scholasch 1 N-1 Fonctionnalités des Instruments Intelligents.
Status Daq µTCA et carte Asm
Test test.