Circuits Logiques Programmables Programmable Logic Device PLD

étapes de réalisation d’ un système électronique digital Conception  Réalisation

Réalisation d’un système digital Composants Logiques Programmables Composants Standards TTL 74xxx CMOS 40xx,45xx ECL 10xxx -Processeurs -Contrôleurs

SOLUTION 1 Très rapide Inconvénient N’est pas souple Avantage Très rapide Inconvénient N’est pas souple Circuit encombrant

SOLUTION 2 Souple Inconvénient Circuits relativement Compacts Avantage Souple Inconvénient Circuits relativement Compacts Vitesse de traitement lente

SOLUTION 3 Réduction des coûts du système à réaliser Avantage Réduction des coûts du système à réaliser Réduction du volume et du poids Réduction de la puissance consommée Amélioration de la fiabilité Amélioration des performances Protection du ‘’secret technologique’’

Les circuits logiques programmables disposent d’un certain nombre de broches d’entrées et de sorties remplacent l’association de plusieurs boîtiers logiques

PLD PAL GAL EPLD FPGA

STRUCTURE DE BASE D’UN PLD Un ensemble d’opérateurs « ET » sur lesquels viennent se connecter les variables d’entrée et leurs compléments. Un ensemble d’opérateurs « OU » sur lesquels les sorties des opérateurs « ET » sont connectées Une éventuelle structure de sortie (Portes inverseuses, logique 3 états, registres...).

Réseau Logique Programmable PAL Programmable Array Logic Réseau Logique Programmable

Les PAL les premiers circuits programmables Ils possèdent des matrices « ET » programmables des matrices « OU » fixes Ils ne sont donc programmables qu’une fois

Les fonctions ET sont programmables PAL Fusibles Les fonctions ET sont programmables

Exemple d’un OU EXCLUSIF PAL Fusible intact Fusible détruit Exemple d’un OU EXCLUSIF

Structure d’un PAL à 4 entrées et 4 sorties

Les différents type d’entrées/sorties Entrées / Sorties combinatoires  Sorties à registres  Entrées / Sorties des PAL versatiles  (VPAL)

Sortie 3 ETATS (combinatoires) PAL Sortie 3 ETATS (combinatoires)

PAL Sortie à REGISTRE

Entrée / Sortie VERSATILE PAL Entrée / Sortie VERSATILE

REFERENCE DES PALS (D’APRES AMD). PAL (CE) XX AB YY C ZZ DEF Type de boîtier Vitesse Consommation Nombre de sorties Structure de sortie Nombre d’entrées CE pour version CMOS PAL

Structure de sortie Lettre(s) Code(s) Structure de sortie L Combinatoire active bas H Combinatoire active haut C Combinatoire complémentaire R Registre synchrone (D) RA Registre asynchrone X Registre et OU exclusif V Versatile

Remarques Le nombre d’entrées varie entre 10 et 22. Le nombre de sorties varie entre 1 et 10. La puissance est indiquée par une lettre code. La vitesse indique le temps de propagation en nS. Les versions versatiles ont une cellule de sortie programmable permettant d’obtenir n’importe quel autre type de structure de sortie (L, H, R ...). Les versions CMOS (CE) sont effaçables électriquement. Les fusibles sont remplacés par des transistors de type MOS FET. Ce ne sont ni plus ni moins que des « GALs ».

Exemple : PAL 16 L 8 H 15 PC Type de boîtier : DIL plastique civile Vitesse : 15 nS Consommation : ½ puissance Nombre de sorties : 8 Structure de sortie : Combinatoire active Bas Nombre d’entrées : 16

EXEMPLES DE PAL Le PAL 16L8 Le PAL 16R8

Le PAL 16L8 10 broches configurables uniquement en entrée 2 broches configurables uniquement en sortie 6 broches configurables en entrée et en sortie 2 broches d’alimentation.

Le PAL 16L8

Le PAL 16L8 L’ensemble des sorties provient de portes 3 états inverseuses L’état haute impédance peut être commandée par l’ensemble des entrées Chaque porte de la matrice « OU » possède 7 entrées Chaque porte de la matrice «ET» possède 32 entrées

Le PAL 16R8 8 broches (n° 2 à 9) configurables uniquement en entrée 1 broche (n° 1) d’entrée d’horloge de l’ensemble des 8 bascules D 1 broche (n° 11) de validation des 8 sorties (output enable) 8 broches (n° 12 à 19) configurables en sortie et pouvant être réinjecter en entrée 2 broches d’alimentation (n° 10 et 20).

Le PAL 16R8

Le PAL 16R8 L’ensemble des sorties provient de portes 3 états inverseuses provenant elles-mêmes de bascules D L’état haute impédance est commandée par l’entrée OE Chaque porte de la matrice « OU » possède 7 entrées Chaque porte de la matrice « ET » possède 32 entrées

En résumé les huit sorties de ce circuit proviennent d’un registre trois états. La mise en haute impédance de ce dernier est commandée par la broche OE et la mémorisation est activée par les fronts montants de l’horloge CLK

Réseau Logique Reprogrammable GAL Generic Array Logic Réseau Logique Reprogrammable Un GAL est un PAL effaçable électriquement

GAL et PAL les fusibles irréversibles des PALs sont remplacés par des transistors MOS FET pouvant êtrerégénérés

GAL et PAL les GALs sont constitués de transistor CMOS alors que les PALs classiques sont constitués de transistors bipolaires

GAL et PAL La consommation des GALs est donc beaucoup plus faible Un GAL peut émuler n’importe quel PAL. Ces structures de sortie sont donc du type «Versatile » (V).

PROTECTION CONTRE LA DUPLICATION Les GAL sont dotés d’un bit de sécurité qui peut être activé lors de la programmation empêchant ainsi toute lecture du contenu du circuit. Ce bit est remis à zéro seulement en effaçant complètement le GAL.

PROTECTION CONTRE LA DUPLICATION Il est aussi constitué d’un ensemble de huit octets, appelé signature électronique, pouvant contenir des informations diverses sur le produit.

REFERENCE DES GAL GAL XX AB YY ZZ C DEF G Version Boîtiers Consommation Vitesse (nS) Nombre d’entrées Structure de sortie Nombre de sortie GAL

REFERENCE DES GAL Version : « », Commerce. - « I », Indus. Structure de sortie Boîtiers : « P », DIP - « J », PLCC Nombre d’entrées Consommation : « L », ½ P - « Q », ¼ P

MACRO CELLULE DE SORTIE (OLMC)

Remarque En configuration « Registre » et en n’utilisant pas l’état haut impédance des portes 3 états, il faut relier la broche OE (n°11) à VCC.

Remarques :  La programmation des cellules de sortie est transparente pour l’opérateur. C’est le logiciel de développement qui, en fonction de certaines indications (sortie / entrée registre ou combinatoire), effectue la configuration des structures de sortie  Pour le GAL 16V8, Les broches 15 et 16 ne peuvent pas être configurées en entrées combinatoires

Circuit Logique reprogrammable EPLD Erasable Programmable Logic Device Circuit Logique reprogrammable de grande capacité

Les EPLD Ces circuits ont une capacité en nombre de portes et en possibilités de configuration est supérieure à celle des GAL. Historiquement, les premiers EPLD étaient des GAL effaçables aux U.V. Il existe maintenant des EPLD effaçables électriquement. Les pLSI et ispLSI de LATTICE sont à mi-chemin entre les EPLD et les FPGA.

Réseau de portes programmables à la demande FPGA Forecasting Programmable Gate Array Réseau de portes programmables à la demande

L’utilisateur réalise les FPGA L’utilisateur réalise les interconnexions

Les FPGA Apparus il y a seulement quelques années, les FPGA sont assimilables à des ASIC programmables par l’utilisateur. Ce sont de gros ensembles de blocs logiques élémentaires (plusieurs milliers de portes) que l’utilisateur peut interconnecter à loisir.