SÉQUENCE D’ACTIONS SUR

Slides:



Advertisements
Présentations similaires
Module Systèmes d’exploitation
Advertisements

Électronique de base du processeur
Le Concept du programme enregistré
Architecture de machines Le microprocesseur
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
GEF 435 Principes des systèmes dexploitation Communication Interprocessus (CIP) II (Tanenbaum 2.3)
auxiliaires ou mémoires de masse ou alors secondaire).
Plan du cours : 2ème Partie
Cours 3 Microprocesseurs
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions.
Le processeur Introduction Construction d ’un chemin de données
Le Concept du programme enregistré
Le jeu d ’instructions Introduction Un jeu d ’instruction classique
Architecture des Ordinateurs
Mémoire & Processus Cours SE - SRC
Architecture Systèmes
2.Les différentes architectures (Louis)
Les microprocesseurs A. Objectifs de la séquence:
TRANSMISSION DES DONNEES INFORMATIQUES
PILE voir l'animation: Diaporama / Visualiser ...
Système d’exploitation : Assembleur
PARTIE 3 : Le SYSTEME D’INFORMATION FUTUR
Les systèmes à microprocesseur
Chapitre 8 : L’architecture de base des ordinateurs
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
MACHINE DE MOORE SYNCHRONE SIMPLIFIÉE Professeur à l'UHP / ESIAL
Architecture et technologie des ordinateurs II
Architecture et programmation des ordinateurs
Architecture de base d’un ordinateur
Analyse et Conception des Systèmes d’Informations
© Alexandre Parodi TITRE Pour voir le diaporama: Diaporama / Visionner le diaporama puis « space » ou clic pour avancer « back-space » pour.
NOTE : Pour faire évoluer le diaporama, si le clic de souris ne fait rien utilisez les touches du clavier : Pg up Pg down.
Structure de la famille de DSP Motorola 56300
Architecture des Ordinateurs
LES SYSTEMES AUTOMATISES
CHAINE DE CARACTERES : Définition :
GPA770: Microélectronique appliquée
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Informatique 1. Les applications de l’informatique
Processeurs et chemins des données
Architecture Des Ordinateurs Microprocesseur Et Mémoire
Chapitre 9 : La machine MIASM
J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale.
Cours de Structure et Technologie des composants d’ordinateurs
Architecture d'un ordinateur
1 Cliquez ici pour avancer Ici pour reculer Ch.Dupaty 11/97.
Les Microcontrôleurs 68HCXX
3-Présentation d’un µP simple
Architectures des ordinateurs
Les Machines RAM.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Chemin des données d’un.
Fonctionnement d’une mémoire.
Un programme Algorithme permettant au processeur de s'alimenter:
Exécution d ’un programme en 6809: Présentation du programme
Recherche en CCAM.  Pour retrouver le code d'un acte CCAM  clic sur la petite ampoule à droite du champ code CCAM.
Patricia Renault UPMC 2005/2006
Cours Système LI324 Les Interruptions Cours Système LI324
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Plan… -Introduction et motivations : -Qu'est-ce que le traitement de fichiers ? -Terminologie et définitions fondamentales des structures de fichiers :
Architecture d’un ordinateur
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
Architecture d'un automate programmable
Chapitre IV Architecture de VonNeumann. I/ Introduction John VonNeumann est un mathématicien d’origine Hongroise qui a participé au projet Manhattan.
Fonctionnement de l'unité centrale
TITRE CONTENU.
Introduction aux microprocesseurs
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
Transcription de la présentation:

SÉQUENCE D’ACTIONS SUR EXÉCUTION D’UNE SÉQUENCE D’ACTIONS SUR LE CHEMIN DE DONNÉES voir l'animation: Diaporama / Visualiser ... avancer: Barre d'espace reculer: p TITRE

ORGANES DU CHEMIN DE DONNÉES Registre Accumulateur: contient le résultat de l’ALU. Registre d’indeX: contient l’adresse Bus Interne: bus qui échange les informations entre organes du CPU Unité Arithmétique et Logique Effectue les opérations. Bloc de registres: Comporte 16 registres R0 à R15. Registre n°S accédé Micro-valeur: Valeur de 2 bits de la microinstruction. Bus d’adresse: groupe de fils qui transportent l’adresse Bus de données: Groupe de fils qui transportent les données depuis ou vers le CPU. ORGANES DU CHEMIN DE DONNÉES

Mais on ne peut pas l’effectuer en un cycle Le complément à 1 ... Action globale :  Ri  Rk Mais on ne peut pas l’effectuer en un cycle Le complément à 1 ... ...du contenu du registre n°i ... ...est chargé dans... ...le registre n°k On va donc décomposer cette action globale en une séquence d ’actions réalisables chacune en un cycle d’horloge: Ri  A ; A  Rk ; L’action après le « ; » sera au prochain cycle Cycle n°0 Cycle n°1 ACTION GLOBALE

On indiquera pour chaque cycle: L’action Le code des commandes pour chaque opérateur Le chemin employé La synchronisation Le n° du cycle INDICATIONS

CHEMIN & COMMANDES de Ri  A (au cycle n°0) Le registre A sera chargé: L=1  Ri  A ; L ’unité de calcul ALSU effectue le NOT de B: P=code(NOT) Le registre X ne sera pas chargé: L=0 NOT  Accès au registre n°i: S=i Ri 1 Prochain cycle i ? Aucun registre R chargé: L=0 Ri 1 Ri Le tampon est passant: E=1 Le tampon est bloqué: E=0 - Le tampon est bloqué: E=0 - - Valeur quelconque: VC=-- -- CHEMIN & COMMANDES de Ri  A (au cycle n°0) Bus inutilisé: ADS=0

EXÉCUTION de Ri  A (au cycle n°0) ; Le résultat  Ri est prêt à l’entrée D du registre accumulateur A NOT le prochain cycle n°1 débute ensuite  Ri 1 i ? Ri 1 Ri Juste après le coup d ’horloge, Le résultat  Ri a été chargé dans le registre accumulateur A - - - -- EXÉCUTION de Ri  A (au cycle n°0)

CHEMIN & COMMANDES de A  Rk (au cycle n°1) ; ---- 1 k Ri 1 - - - -- CHEMIN & COMMANDES de A  Rk (au cycle n°1)

EXÉCUTION de A  Rk (au cycle n°1) ; ---- 1 k Ri 1 - - - -- EXÉCUTION de A  Rk (au cycle n°1)

FIN DE LA PRESENTATION FIN

FIN DE LA PRESENTATION FIN