EVOLUTION DE LA METHODOLOGIE DE CONCEPTION: DFM - DFY ELE6306 - Test de systèmes électroniques EVOLUTION DE LA METHODOLOGIE DE CONCEPTION: DFM - DFY Khalil Mouhsine, Jaouad El-Fouladi Professeur: Khouas Abdelhakim École Polytechnique Montréal

Plan Introduction Historique DFM DFY DFM/DFY Conclusion Problématique Définition Solutions DFY Principes Exemples DFM/DFY Conclusion Montréal le 12 Décembre 2006

Introduction Evolution des circuits intégrés Partie I: Partie II Le nanométrique impose une évolution des méthodologies de conception Partie I: Méthodologie de Conception : DFM Partie II Méthodologie de Conception : DFY Méthodologie de Conception : DFM/DFY Conclusions Montréal le 12 Décembre 2006

Historique Evolution de la technologie de conception Montréal le 12 Décembre 2006

DFM - Problèmatique Évolution des technologies des cartes électroniques Augmentation de la complexité fonctionnelle: - Des composants (5 millions de portes) - Des cartes (centaines de composants) Augmentation du nombre de fonctions à tester… Augmentation de la densité de report: - Miniaturasation des boites (BGA, CSP) - Réduction des largeurs de pistes et d’isolements des circuits imprimés, vias entrées Perte d’accessibilité physique aux broches de composants Montréal le 12 Décembre 2006

DFM - Problèmatique Problème Majeur après techno <180nm L’intégrité du signal, Les pertes de puissance, Augmentation EXP(.) des courants de fuite Limitations au niveau des jeux de masques. Problème lieé à la fabrication: Capacité à réanalyser les Problème de timing, Rajout de vias redondants. Paramètres de fabrication très serrés, nouveaux besoins d’extraction Phénomènes Physiques: Diffraction, Modifient la géométrie, Les dimensions des interconnexions. Montréal le 12 Décembre 2006

DFM - Problèmatique Incidence sur le test Variations du process de fabrication : Des aspects de la conception Relation entre fabrication et conception: DFM, DFY, DFM/DFY Incidence sur le test Difficulté d’accéder à une couverture de test de 100% Nécessité d’intégrer les moyens de test dès la conception (DFT, DFM) Augmentation du temps de développement des programmes de test (dizaines d’homme – mois) Montréal le 12 Décembre 2006

DFM - Definition DFM : Design For Manufacturability DFM et DFT: 2 mots de la mode sur le marché EDA DFM est gestion des contraintes de technologie appliquées à la conception de circuit. Montréal le 12 Décembre 2006

Les Methodologies DFM DFM: domaine submicron Maximiser la difference entre le cout total et revenu total R(t) et C (t) sont des taux de revenu et coût, t1–t2: vie du produit, t1, t2: debut, fin de fabrication V (t) est une fonction du nombre de morceaux circuit, Y (t) est le rendement de fabrication. Nw (t) : le nombre de traiter de wafers, Nch (RW, a, b) : est le nombre de morceaux par wafer en fonction des dimensions a et b de matrice et du rayon RW de wafer. DFM = « maximisation de volume de fabrication réalisable pour le coût le plus bas possible » objectif de maximiser : Productivité de Wafer et Taux d'étude de rendement. Montréal le 12 Décembre 2006

DFM - Solutions Outils de developpement Crolle 2000 - Grenoble Projet: ST – Philips – Motorola Wafer 300mm Objectifs: Cout et Temps La Technologie de conception en 65nm: TSMC - Cadence Concevoir des SOC en 65nm: Réduire le cycle de conception, optimiser le succès du circuit, Répondre aux problèmes de fabrication tout au long de la chaine de conception Flot de Référence 6.0 de TSMC, permet au Cadence de: Optimiser et analyser la puissance, augmenter le rendement, Co-conception puce-boitier Outils de developpement Calibre LFD (EDA): Developpement au lithographiques (sensibilité, variations, . . .) Calibre YieldAnalyser: Approche complète de conception en vue d’un meilleur rendement Identifier les options et améliorer le rendement Outils de Synopsys : Solutions d’analyse statique de timing PrimeTime et d’extraction Star-RCXT TEST: DATE (Encounter Test Architect): insertion de scan et BIST Montréal le 12 Décembre 2006

DFY - Problématique Pourquoi la DFY? Coût Time to Market Densité et volume de production Très grand nombre de règle de design Communication entre fonderie, ingénieur de conception et producteurs des outils CAO. Montréal le 12 Décembre 2006

DFY - Problématique Causes Longueur de canal < 180nm Court circuit entre les métaux de différentes couches Cour circuit ou circuit ouvert entre les métaux d’une même couche Grande densité Transfert de documentation entre la conception et la fabrication Montréal le 12 Décembre 2006

DFY - Principe Participation de la fonderie, des concepteurs de circuits intégrés et des concepteurs des outils CAO lors de l’élaboration des logiciels Utilisation de modèles statistiques pour les règles de design au lieu du modèle binaire FeedBack de la fonderie vers l’unité de Design Différentes techniques de layout Simulation statistique post-layout Montréal le 12 Décembre 2006

DFY – Courbes de rendements Évolution du rendement Montréal le 12 Décembre 2006

DFY courbes de rendements Amélioration du time to market Coût liés au développement moins diminués Phase de production de grands volumes atteintes rapidement ce qui implique plus de profits Rendement global amélioré Montréal le 12 Décembre 2006

DFY – exemple de son importance Exemple des mémoires sur puces Montréal le 12 Décembre 2006

DFY – Exemple de technique Ajout de redondance Ajout de via pour les connections Ajouts de connections supplémentaires Built-In Self-Repair Montréal le 12 Décembre 2006

DFY – Exemple de technique Règle de design versus Modèle Montréal le 12 Décembre 2006

Les Methodologies DFM/DFY Cette Methodologies permet : Analyser et trouver la meilleure topologie de circuit Optimiser les exécutions nominales de circuit et accomplir des caractéristiques et des contraintes données Maximiser la robustesse de conception et rapporter contre les coins de processus et les variations statistiques Conception pour fabrication et rendement (DFM/DFY). Montréal le 12 Décembre 2006

Les Methodologies DFM/DFY Setup 1: Préparation du circuit Output - Schéma paramétrisé - Préparation modèle Input Circuit Schematic Modèles de dispositif - Schematic – Device Parameters - Testbench, Simulation, Configuration - Analyses Setup, Design Variables Montréal le 12 Décembre 2006

Les Methodologies DFM/DFY Setup 2: Parameter Setup Output - Circuit Characteristics - Constraints (Sizing Rules) Input Parameterized Schematic Spécifications, Parameters - Identification automatisée de structure - Génération automatisée des contraintes - Conception, Opération, Process, Gestion - Exécution de circuit, Spécification, Mismatch setup Montréal le 12 Décembre 2006

Les Methodologies DFM/DFY Setup 3: Feasibility Optimization Output - Circuit faisable - Contraintes accompli Input - Circuit Impraticable - Contraintes Violés Constraints violated ! Constraints fulfilled ! - Détection automatisée des contraintes violées - Analyse et optimisation des contraintes - Optimisation automatisée de praticabilité Montréal le 12 Décembre 2006

Les Methodologies DFM/DFY Setup 4: Optimisation Nominal Output - Circuit Nominal Optimisé - Performances Optimisés Input - Circuit faisable - Opérations Conditionnels Performances don´t meet Specifications Performances meet Specifications - Exécuter et analyse de sensibilité - Trace des paramètres de conception - Classement par taille de circuit Montréal le 12 Décembre 2006

Les Methodologies DFM/DFY Setup 5: Design Centering (Yield Optimization) Output - Centered Design - Yield Optimized Design Input Nominal Design Process Statistics Yield > 99,9% ! Yield too low ! - Monte Carlo Analysis, Amélioration automatique de rendement - Analyse de distribution et distances - Inspection des paramètres, Optimisation des points des pires cas Montréal le 12 Décembre 2006

Conclusion Importance de la relation entre Conception et fabrication Trois acteurs lors de la conception de circuits intégrés Fonderie Concepteur des IC Concepteurs des outils EDA Importance des DFM et DFY Montréal le 12 Décembre 2006

Questions

Bibliographies 1- Design for Manufacturability in Submicron Domain W. Maly, H. Heineken, J. Khare and P. K. Nag Carnegie Mellon University Electrical and Computer Engineering Dept. Pittsburgh, PA 15213 2- DATE 2006 Special Session: DFM/DFY Design for Manufacturability and Yield - influence of process variations in digital, analog and mixed-signal circuit design Organizers: A. Ripp, MunEDA GmbH, Munich, Germany – andreas.ripp@muneda.com;, M. Bühler, IBM Deutschland Entwicklung GmbH, Böblingen, Germany - buehler@de.ibm.com; 3- Design for Manufacturability ITC 2003 Roundtable – IEEE Design & Test of Computers Montréal le 12 Décembre 2006