DÉCODAGE D'ADRESSES Mars 2007 JF VIENNE.

Slides:



Advertisements
Présentations similaires
ORTHOGRAM PM 3 ou 4 Ecrire: « a » ou « à » Référentiel page 6
Advertisements

Aires et périmètres.
1. Résumé 2 Présentation du créateur 3 Présentation du projet 4.
Outil de dérogation en ligne 2013
CARACTERISTIQUES D’UN ENSEMBLE DE FORCES
Chapitre - 3 Bobines à noyau de fer
TRAITEMENT PROGRAMME DE L’INFORMATION
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Architecture des processeurs généralistes haute performance
Présentation de lapplication Livret personnel de compétences.
LYCEE MAGHREB ARABE TECHNIQUE
Les Prepositions.
Les circuits de mémoire
Chapitre 3 Equilibre des solides
Performances 1 Évolution : Performance. Performances 2 Évolution : Mémoire.
Les éléments de mémorisation
Multiplexeur Définition : On appelle multiplexeur tout système combinatoire réalisant la fonction universelle de n variables qui correspondent aux n lignes.
Défi écriture BEF Couverture. Défi écriture BEF Page 1.
Webex.
ESIEE Paris © Denis BUREAU I N Initiation à la programmation avec le langage Java.
Les microprocesseurs A. Objectifs de la séquence:
La tension électrique dans un montage en série
User management pour les entreprises et les organisations Auteur / section: Gestion des accès.
LE BOÎTIER TIMER 256 OCTETS DE RAM 3 PORTS PARALLÈLES
1 Théorie des Graphes Cycle Eulérien. 2 Rappels de définitions On dit qu'une chaîne est un chemin passant par toutes les arêtes du graphe. On dit qu'un.
Circuits Logiques Programmables
Les systèmes à microprocesseur
OUTIL DE DÉVELOPPEMENT LOGICIEL
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
Système d’exploitation : Assembleur
Gestion des Périphériques
Serveurs Partagés Oracle
Reconnaissance de mots isolés Et Reconnaissance de mots connectés.
Quels sont les différents modèles ?
LES MEMOIRES.
INTRODUCTION AU Février 2008
Chapitre 4.
Le Système Processeur David Saint-Mellion.
Indicateur de mesure de la satisfaction des patients hospitalisés.
CHAPITRE 2: Les grands domaines climatiques et biogéographiques
PLAN Introduction Demultiplexeur Multiplexeur Décodeur Codeur.
LES SYSTEMES AUTOMATISES
Notre calendrier français MARS 2014
GIF-3002 SYSTÈMES MICRO- PROCESSEURS ET INTERFACES 4 et 5 Novembre 2009 Automne 2009 PLT Décodeurs dadresses, bases (8.5) U.S. Ganguly, Pr., responsable.
C'est pour bientôt.....
Veuillez trouver ci-joint
Le diagramme de séquences
Références à une cellule dans EXCEL
ASI 3 Méthodes numériques pour l’ingénieur
10 paires -. 9 séries de 3 étuis ( n° 1 à 27 ) 9 positions à jouer 5 tables Réalisé par M..Chardon.
Chapitre 1: Réseaux Informatiques
CALENDRIER-PLAYBOY 2020.
9 paires séries de 3 étuis ( n° 1 à 27 )
Chapitre 3 Simulation de Fautes
Advanced Boolean Equation Language
Electrocinétique. Chap.4 CHAPITRE 4
Nouveau programme de TS ORIENTATIONS GENERALES Les enjeux de la terminale. Un enseignement en spirale sur le cycle première-terminale Formation.
Composants logiques programmables
Les Chiffres Prêts?
Relevez le numéro de votre logo préféré et adressez-le à : En cas d’hésitation, vous pouvez choisir jusqu’à 3 logos. Seront pris.
Chapitre 3 :Algèbre de Boole
ARCHITECTURE D’UN SYSTEME MICROPROGRAMME
Les politiques économiques en CHANGE FLEXIBLE
Microprocesseur famille 68'000 Interface matériel
Fonctionnement d’une mémoire.
18/09/2013JC LP MD1 Cours_2. 18/09/2013JC LP MD2 Mapping de configuration.
LES MEMOIRES et le décodage d’adresses
Transcription de la présentation:

DÉCODAGE D'ADRESSES Mars 2007 JF VIENNE

UNE FIGURE BIEN CONNUE … À CHAQUE CYCLE MACHINE LE 8085 ENVOIE UNE ADRESSE 16 BITS VIA LE BUS D'ADRESSES. ON POURRAIT DONC S'ATTENDRE À CE QUE TOUS LES BOÎTIERS COMPORTENT 16 PATTES PERMETTANT DE SE RELIER AU BUS D'ADRESSES … CE N'EST PAS LE CAS. Mars 2007 JF VIENNE

CONNEXION D'UN BOÎTIER AU BUS DE DONNÉES 0,1, 2, …16 FILS DU BUS D'ADRESSES CS MÉMOIRE OU ENTRÉES-SORTIES CONDITION NÉCESSAIRE : UN BOÎTIER NE PEUT SE CONNECTER AU DATA BUS QUE SI SON ENTRÉE CS (CHIP SELECT) EST ACTIVE. DATA BUS CETTE ENTRÉE PEUT ÉGALEMENT S'APPELER CE (CHIP ENABLE) ELLE PEUT ÊTRE ACTIVE AU NIVEAU 0 OU 1 CONTROL BUS Mars 2007 JF VIENNE

CONNEXION D'UN BOÎTIER AU BUS DE DONNÉES 0,1, 2, …16 FILS DU BUS D'ADRESSES CS1 CS2 MÉMOIRE OU ENTRÉES-SORTIES UN BOÎTIER PEUT COMPORTER PLUSIEURS ENTRÉES DE SÉLECTION. DANS CE CAS : LE BOÎTIER NE PEUT SE CONNECTER AU DATA BUS QUE SI TOUTES SES ENTRÉES DE SÉLECTION SONT ACTIVES SIMULTANÉMENT. DATA BUS C'EST NÉCESSAIRE MAIS NON SUFFISANT … CONTROL BUS Mars 2007 JF VIENNE

CONNEXION D'UN BOÎTIER AU BUS DE DONNÉES 0,1, 2, …16 FILS DU BUS D'ADRESSES CS1 CS2 POUR QU'UN BOÎTIER SE CONNECTE AU DATA BUS IL FAUT : TOUTES LES ENTRÉES DE SÉLECTION ACTIVES ET RD OU WR ACTIF DATA BUS RD RD WR CONTROL BUS Mars 2007 JF VIENNE

D'OÙ PROVIENNENT LES SIGNAUX DE SÉLECTION CS OU CE ? CONNEXION D'UN BOÎTIER AU BUS DE DONNÉES QUESTION : D'OÙ PROVIENNENT LES SIGNAUX DE SÉLECTION CS OU CE ? EXAMINONS LE CAS DE LA MAQUETTE SDK85 Mars 2007 JF VIENNE

LE DÉCODAGE D'ADRESSES SUR LA MAQUETTE SDK85 VERS CS DU 8279 DÉCODEUR D'ADRESSES ICI C'EST UN DÉCODEUR 3 -> 8 Mars 2007 JF VIENNE

FONCTIONNEMENT D'UN DÉCODEUR 3 VERS 8, TYPE 8205 OU 74HC138 3 ENTRÉES A0, A1 ET A2. 3 ENTRÉES A0, A1 ET A2. 8205 8 SORTIES Y0 À Y7, ACTIVES À L'ÉTAT BAS. A0 Y0 A1 Y1 Y2 LA SORTIE ACTIVE EST LA SORTIE Yn AVEC n= A2 A1 A0 A2 Y3 Y4 E3 Y5 3 ENTRÉES DE VALIDATION E1, E2 ET E3 DONT 2 ACTIVES À L'ÉTAT BAS. E2 Y6 E1 Y7 LE DÉCODEUR NE PEUT DÉCODER QUE SI TOUTES SES ENTRÉES DE VALIDATION SONT ACTIVES. SI CE N'EST PAS LE CAS TOUTES LES SORTIES SONT INACTIVES. Mars 2007 JF VIENNE

LE DÉCODEUR D'ADRESSES DE LA MAQUETTE SDK85 A15, A14, A13, A12 ET A11 SONT DES LIGNES DU BUS D'ADRESSES DU 8085. PLAGE D'ADRESSES POUR LAQUELLE UNE SORTIE EST ACTIVE A11 8205 A0 Y0 0000 0XXX XXXX XXXX 0000 À 07FF 0000 1XXX XXXX XXXX 0800 À 0FFF A1 Y1 A12 Y2 0001 0XXX XXXX XXXX 1000 À 17FF A13 A2 0001 1XXX XXXX XXXX 1800 À 1FFF Y3 0010 0XXX XXXX XXXX 2000 À 27FF Y4 +5V E3 0010 1XXX XXXX XXXX 2800 À 2FFF Y5 A15 E2 Y6 0011 0XXX XXXX XXXX 3000 À 37FF A14 E1 Y7 0011 1XXX XXXX XXXX 3800 À 3FFF ON PEUT DIRE QUE LES 16 PREMIERS Ko DE LA MÉMOIRE SONT DÉCODÉS PAR TRANCHES DE 2 Ko. Mars 2007 JF VIENNE

COMMENT FAIRE UN DÉCODAGE PLUS FIN Mars 2007 JF VIENNE

REMARQUES À PROPOS DU DÉCODAGE D'ADRESSES -1- VOUS TROUVEREZ PLUSIEURS EXEMPLES DE DÉCODAGE D'ADRESSES DANS LE CHAPITRE III (PAGES 25 À 28) DE VOTRE POLYCOPIÉ. -2- IL EXISTE DES DÉCODEURS 2->4 ET 4->16. -3- L'INCONVÉNIENT DE TOUS CES DÉCODEURS C'EST QUE TOUS LES SIGNAUX DE SORTIE DU DÉCODEUR CORRESPONDENT À DES PLAGES D'ADRESSES DE MÊME CAPACITÉ. -4- IL EST POSSIBLE D'EFFECTUER UN DÉCODAGE D'ADRESSES EN UTILISANT UN CIRCUIT PAL. DANS CE CAS TOUS LES SIGNAUX DE SORTIE NE CORRESPONDENT PAS FORCÉMENT À DES PLAGES D'ADRESSES DE MÊME CAPACITÉ. Mars 2007 JF VIENNE

EXEMPLE DE DÉCODAGE D'ADRESSES AVEC UN PAL CLK/IO I1 IO7 I2 IO6 I3 IO5 I4 IO4 I5 IO3 I6 IO2 I7 IO1 I8 IO0 OE/I9 CS_EPROM A10 /A15 (0000-7FFF) CS_RAM A11 A15*/CS_8255*/CS_LCD*/CS_FIFO (8000-EFFF) CS_FIFO A12 A15*A14*A13*A12*/A11*/A10 (F000-F3FF) CS_8255 A13 A15*A14*A13*A12*/A11*A10 (F400-F7FF) CS_LCD A14 A15*A14*A13*A12*A11*/A10 (F800-FBFF) R_FIFO A15 /CS_FIFO*+RD E_LCD RD CS_LCD*/(RD*WR) READY WR /CS_LCD*/CS_8255 X PALCE 16V8 Mars 2007 JF VIENNE

UN SYSTÈME MINIMUM … SANS DÉCODEUR D'ADRESSES UN MICROPROCESSEUR 8085 UN BOÎTIER 8755 : 2Ko DE REPROM + 16 LIGNES E/S UN BOÎTIER 8156 : 256 OCTETS DE RAM + 1 TIMER + 22 LIGNES E/S LES 2 BOÎTIERS RECOIVENT LE SIGNAL ALE L'ENTRÉE CE DU 8755 EST RELIÉE À A11 CE BOÎTIER EST SENSIBLE AUX LIGNES A0 À A10 XXXX 0… …. …. 0000 À 07FF (obligatoire) L'ENTRÉE CE DU 8156 EST RELIÉE À A12 CE BOÎTIER EST SENSIBLE AUX LIGNES A0 À A7 XXX1 1XXX …. …. 1F00 À 1FFF (par exemple) Mars 2007 JF VIENNE

LE DÉCODAGE D'ADRESSES VOUS TROUVEREZ DANS LA SECTION "EXERCICES" DU POLYCOPIÉ TROIS EXERCICES RELATIFS AU DÉCODAGE D'ADRESSES. UNE CERTITUDE : IL Y AURA UNE QUESTION SUR LE DÉCODAGE D'ADRESSES À L'EXAMEN. C'EST MAINTENANT QUE VOUS DEVEZ VOUS INTÉRESSER AUX TROIS EXERCICES PROPOSÉS DANS LE POLYCOPIÉ … Mars 2007 JF VIENNE

DÉCODAGE D'ADRESSES FIN Mars 2007 JF VIENNE