Petits problemes 1 er lot preserie Pas de signal sur 1 voieRJ45 : Pin tordue non soudee Repare par hitachi Carte 5 Clk non presente sur 2 ADCPin non soudeeRepare.

Slides:



Advertisements
Présentations similaires
Correction des flats-fields Nadège Meunier Atelier MTR, 17 janvier 2006, Tarbes.
Advertisements

Partage de ressources par codes CDMA pseudo- aléatoires pour les réseaux ad-hoc Nicolas MARECHAL ème année Master ISSI INSA Lyon Encadrants : Jean-Marie.
Tests des modules SSD Stéphane Plumeri Institut de Recherches Subatomiques (IReS), Strasbourg ALICE collaboration Journées ALICE France 23 – 24 Mai 2004.
Contexte de la carte a réaliser
Architecture d’un ordinateur
Prof : M.Trannoy - Professeur d'électrotechnique.
Problemes du P C.
Réglage et protection des réseaux électriques
Interface série de type I2C
QUESTION 1 Nommez trois exemples de renseignements que lon retrouve sur une carte de fabrication dans lindustrie. RÉPONSE :3 informations parmi les suivantes.
MFT meeting 26/03/20121 DAQ system discussion. 2MFT meeting 26/03/2012 Conceptual Readout Architecture.
Test dun Réseau sur puce générique (generic Network on Chip) Présenté par: David Bafumba-Lokilo & Silvio Fornera.
Soutenance projet tutoré
Control et Acquisition Hardware: FEC ON : TTCRx Ok ON : RING open FEC OUT IN ON.
2. Boucles dans un circuit
Intoxication aux solvants Étape : Personnel exposé : AT et dommages : Durée d'exposition : Probabilité : Déclencheur : Facteur agravant : Solution : 1.
TP N°4 – M2 EEA SM Conception en Vue du Test. Objectifs Réaliser le flot complet de synthèse – test – synthèse en vue du test Utilisation d’un design.
Détecteur Micromegas Base Masqu e Bulk (PCB + piliers + micro grille ) Cadre 3 mm avec conduit gaz Stereolithographie Couvercle INOX + Cathode Cuivre.
LE BUS PCI 2ième partie: Les signaux Sommaire - Repère
Orsay, le 29 novembre 2001Frédéric Machefert 1 Laboratoire de l’Accélérateur Linéaire (IN2P3-CNRS) Orsay, France Production Readiness Review LHCb – Calorimètre,

Condensateur polarisé (Fonction programmée)
Nicolas Dumont Dayot pour le groupe LAr du LAPP
Microcontrôleurs PIC. 1ère séance Présentation du PIC16F876 Outils de programmation du PIC Le langage C Exemples d’applications simples 2ème séance Présentation.
Upgrade banc de test cosmique
Alain Cojan Formation “Piquet” u Baraques, accès, sécurité, particularités u Outils d’usage général u Equipment Bus u Installations pour les physiciens.
Les Composants Logiques et d’Interfaces. 9 Octobre 2001 © astrium 2 La Stratégie Astrium SAS Vélizy Les Composants Logiques l Série 4000 : -Composants.
07/02/06 00:21 Yannick Herve, Wilfried Uhring, Jihad Zallat 1 Électronique Numérique Chapitre 2 Composant Combinatoires Formalisme graphique, Logique négative/positive,
InterDIF pour Microroc Cyril, juillet2010Interdif pour ASU microroc1 + 2 signaux analogiques vers l’ADC Info Guillaume: parmi les 40 signaux, 8 sont en.
Tentative de définition de DAQ. Concept de base « Front end » « Readout » « Trigger » Distribution temporelle Informatique PLAN 1/2 JOURNÉE DAQ LPC 19/09/2014.

Journées collectives Projets/Labos/Dir-IN2P3 PHENIX F. Fleuret, LLR 05/07/20071 Journées Projets/Labos/Dir-IN2P3 PHENIX.
Mai 2005 Ghislain Fraidy Bouesse TIMA-CNRS-INPG-UJF 46 Av. Félix Viallet Grenoble Cedex France CIS group "Concurrent Integrated Systems" Les Circuits.
C. Combaret CMS France - 13/05/2004 Very Front-End Electronics (VFE) Connexion vers les capsules Alimentation de la carte MGPA ADC Buffer Connexion Vers.
1 LE BUS PCI 6 ième partie: Les aspects électriques, timings Sommaire - Repère zSixième partie:Les aspects électriques, timing ySpécifications électriques.
III) Programmation du PIC
Du 8/09 au 12/09 Du 15/09 au 19/09 Du 22/09 au 26/09 Du 29/09 au 3/10
MERCIER Damien FOUR RÉGULÉ.
Test.
LE CYCLE COMPTABLE.
Les attaques Physical Attacks : Principles Courtesy E. Oswald, Univ Bristol a q I(R) Physical Attacks : Principles.
Meeting DVCS 2 Électronique d’acquisition et trigger Vendredi 18 décembre 2009 Magali Magne.
Résultat de l’enquête sur la sous-traitance
L’ ENGAGEMENT D’ UN SAVOIR FAIRE Depuis 1986 ,ESTELEC INDUSTRIE réalise des cartes électroniques
PAONs J.E Campagne LAL 16/04/2012. J.E Campagne mini CS LAL 15 Mars conception/réalisation Électronique BAOradio (LAL/Irfu) Nancay.
KMM Tun Lanoë C.Oziol F. Salomon 24 juin  Présentation du projet AGATA  Présentation de la carte Carrier ATCA  Préparation de la fabrication.
Plan de maintenance de PHIL. Définition : Le plan de maintenance définit les actions à mener pour faire une démarche préventive, il concerne la génération.
Banc Omegapix2 3D/Digital Firmware/Software O. LE DORTZ LPNHE Paris 29 octobre 2013/ Réunion PPS.
Chaine d’acquisition du Calorimètre LArg ATLAS Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 11/06/2014Acquisition ATLAS LArg-VLSI
Modélisation du courant électrique le circuit est en série le circuit est en série le circuit est en série le circuit est en série le circuit est en dérivation.
C. Combaret Calice DAQ France 04/11/2011 DIF (LAPP) ASU (IPNL) Hardroc2B (LAL) Cassette (IPNL) LibLDA (LLR) LDA (UCL -> LLR) DCC (LLR) Xdaq (IPNL)CCC (UCL->LAPP)
CTF3 – CLIC Diagnostic faisceau. Jean-Marc Nappa, Sébastien Vilalte.
Dernières mesures MAROC 2 Le jeudi 3 mai 2007 Réunion ATLAS Mesures effectuées sur la carte de test USB 4. Etude des S-curves vs Qinj en fonction du DAC.
Julie Prast, DHCAL Meeting, 6 mai 2008 Statut de la carte DIF Sébastien Cap, Guillaume Vouters Julie Prast.
S. Barsuk, C. Beigbeder, D. Breton, D. Charlet, O. Duarte, P. Imbert, B. Ky, J. Lefrançois, F. Machefert, C. Pailler, E. Plaige, P. Robbe, V. Tocut, I.
COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
NCAM_PC meeting 02 juin 2016 Informations : FEB V4 Situation routage Calendrier : objectif d’avoir le routage terminé pour fin juin Démarrage vérification.
Test.
Test.
test
MAROC2 – cartes de test # carte Qui/Ou ? Quoi ? Status USB1 Koree
Circuits Omegapix2 (2D et 3D)
Programme des actions à mener dans l’option du Démonstrateur
Résumé des tests des circuits FATALIC 1 et 2 menés au LPC
ASUs MicroRoc Réception des 7 premiers PCB
TEST.
ok.
TEST. API OK CONNECTION OK.
Test test.
Transcription de la présentation:

Petits problemes 1 er lot preserie Pas de signal sur 1 voieRJ45 : Pin tordue non soudee Repare par hitachi Carte 5 Clk non presente sur 2 ADCPin non soudeeRepare au LPC Carte 6 Pas de rst VFEDelay chip ½ voie non fonctionnelle DC change par hitachi Carte 7 1ere preserie 1 carte avec TRIG non accessible jtag (full) carte 6 TRIG change par hitachi : carte OK/LPC 1 carte avec TRIG erreurs JTAG carte 9 TRIG change par hitachi : en attente

SEQ : rd command Absence de rd cmd malges trigger l0 –Phenomene aleatoire surtout present apres reinit de la carte Phenomene reproduit par rst manuel sale (Court circuit avec interrupteur) Un nb (5 a 10) de rst SW n_rst du GLUE permet recovery Probablement : mauvaise mise en forme du rst dans SEQ (rst apres power-up depend sequence dalim et est sale)

SEQ : DAQ Bits colles a 0 en entrée du SEQ sur bus du FE0 Quelques uns parmis toujours le meme lot (bits 1 a 4) –Variation possible selon : carte, reprogrammation, bouchon JTAG (?) – curable sur certaines carte par reprogrammations (long terme) Probablement pb de timing (input delay) –A verifier avec design LAL (rapport de timing) : en attente –Autre ???

SEQ : acces JTAG pour prog 2 e lot de la preserie –5 cartes : impossible dacceder a lAPA300 (JATG non reconnu) –1 carte : idem sur GLUE 1 carte rapportee au LPC –Phenomene non reproduit –Tests LPC OK ! Probablement : pb sur banc hitachi –Visite ce jeudi ou vendredi avec materiel

Bilan 2 e preserie Carte preserie2.1OK jtag phase 1 Carte preserie2.2OK jtag phase 1 Carte preserie2.3Pb SEQ/jtag + epaisseur! Carte preserie2.4Pb SEQ/jtag : OK sur banc LPC (tous tests ok) Carte preserie2.5Pb SEQ/jtag Carte preserie2.6Pb SEQ/jtag Carte preserie2.7Pb SEQ/jtag + pb GLUE/jtag + epaisseur! Carte preserie2.8Composant mal soude, non testee. OK ce jour (jtag/phase1)