Chaine d'information et chaine d‘énergie

LA CONVERSION DC/AC AUTONOME
TP PEIP : Chaine de transmission
11ème Rencontre des Electroniciens de Midi-Pyrénées
CRCC.
ASR4 - Avril 2005 Téléinformatique - Couche physique1 Mode transmission V24 etc.
TRANSMISSION DES DONNEES INFORMATIQUES
Présentation d’un design de carte vidéo
PRODUCTION D’ENERGIE PHOTOVOLTAÏQUE
INTERVENTION SUR UN SYSTEME TECHNIQUE
Plan de la présentation
Acquisition de signaux ECG à l’aide de la carte DSPACE
Bertoli Audric PROJET 2009 Madame, messieurs bonjour , je vais donc vous présenter le projet de BTS qui m’as était confié. Ce projet a débuter fin janvier.
Un peu d’histoire… De 1985 à nos jours : toujours plus de capacité, toujours plus petits 1999 : Microdrive (340 Mo) 1985 : Disque dur 3,5 pouces Standard.
Amélioration Du traitement de l’information dans un transpondeur
BTS Systèmes Electroniques
AUTOMATIQUE NUMERIQUE
Simulation sur Ordinateur
Journée de réflexion DPNC
Soutenance projet tutoré
PRODUCTION D’ENERGIE PHOTOVOLTAÏQUE
Cyrille Guérin Système d'acquisition pour caractérisation d'un imageur à multiplication électronique intra-pixel emCMOS Remi Barbier, Timothée Brugière,
DataSet Pro DataSet Pro Vous présente Introduction.
Laurent Gross # 1 Contrôle, Acquisition de Données et Gestion des Erreurs du Tracker de CMS CMS France mars 2006 G. BaulieuIPNL – Lyon F. Drouhin.
Analyse de l’environnement FMS, CDU exploitation du banc de test
Projets liés à xTCA au LLR
Implantation de processeurs dans les FPGA et ASIC
Orsay, le 29 novembre 2001Frédéric Machefert 1 Laboratoire de l’Accélérateur Linéaire (IN2P3-CNRS) Orsay, France Production Readiness Review LHCb – Calorimètre,
Groupe CTF3 Bilan Tourniquet Section 01 Date 9/12/2014
Nicolas Dumont Dayot pour le groupe LAr du LAPP
Système slow-control au LAPP
IDH Products Historique de la société Implantation géographique
Service électronique Bilan
Les FPGA « Field Programmable Gate Array »
OBJECTIFS DE SACLAY POUR LA LTDB: EVOLUTION A COURT TERME (2013+) Board de validation(LTDB_EVAL) 64 Voies. 8 Câblées. Mezzanine numérique TEST LAL OCTUPLE.
InterDIF pour Microroc Cyril, juillet2010Interdif pour ASU microroc1 + 2 signaux analogiques vers l’ADC Info Guillaume: parmi les 40 signaux, 8 sont en.
Proposition d’une nouvelle acquisition pour CTF3-CLIC partie BI. Jean Jacquemier, Yannis Karyotakis, Jean-Marc Nappa,, Jean Tassan, Sébastien Vilalte.
Générateur de pattern numérique FIFOFIFO GPIOTX/RXGPIOTX/RX Addr data (32bits*2) Contrôleur Mémoire DDR Externe(TX/RX) 1 (2) DMA + UC gestion signaux ANN.
LAr Upgrade Démonstrateur et l’implémentation d’IPbus
Réunion LBNO-WA105 du 21/03/2014. Haute tension Solution actuelle (prototype LAGUNA) – Haute tension positive sur anode – Cathode à 0V – 1 câble unique.
Sommaire Fonctionnel Le composant Définitions Linéarité C.A.N. Flash
SOUS SYSTEME 1 : SOMMAIRE
Journées collectives Projets/Labos/Dir-IN2P3 PHENIX F. Fleuret, LLR 05/07/20071 Journées Projets/Labos/Dir-IN2P3 PHENIX.
GPA667 CONCEPTION ET SIMULATION DE CIRCUITS ÉLECTRONIQUES Rev. 22/09/2013 C.I. LIN.-NUM. 1 RÉGULATEURS LINÉAIRES.
1 L’électronique du calorimètre Buts de la calibration en ligne de l’électronique : étude de la linéarité et de l’uniformité de l’électronique intercalibration.
C. Combaret CMS France - 13/05/2004 Very Front-End Electronics (VFE) Connexion vers les capsules Alimentation de la carte MGPA ADC Buffer Connexion Vers.
Plan de développement KM3NET1 Banc de caractérisation des modules optiques de KM3NET.
1 CODEUR TRI-FONCTIONS en VXI-C XDC3214 ADC amplitude QDC charge TDC temps 32 VOIES codage sur 14 bits (16384 valeurs possibles) Combinaisons possibles.
Les informations contenues dans ce document sont la propriété exclusive du Groupe Thales. Elles ne doivent pas être divulguées sans l'accord écrit de Thales.
Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 14/10/2013
QU’EST-CE QU’UN SYSTÈME EMBARQUE ?
TIPE.
Récepteur deTélécommande à Ultrason
De la conception à la production
25 Mai 2007 E.DAVIDTOTEM ROMAN POT1 TOTEM ROMAN POT Détecteur SILICIUM Concept Choix des matériaux Solutions Prototype thermo-mécanique.
Projet CTF3 au LAPP Réunion de service Louis Bellier, Jean Tassan, Sébastien Vilalte.
Premiers pas vers l’upgrade du système de déclenchement d’ATLAS : le démonstrateur LArg 1 Nicolas Dumont Dayot/Jasmin Fragnaud- Réunion jeudi LAPP - 20/11/14.
Y. Zoccarato – Journée d’étude sur les détecteurs diamant– 9 Juin 2015 Moniteur ultra-rapide pour étiquetage temporal en hadronthérapie L. Caponetto, X.
KMM Tun Lanoë C.Oziol F. Salomon 24 juin  Présentation du projet AGATA  Présentation de la carte Carrier ATCA  Préparation de la fabrication.
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo.
Développements autour de l’ ATCA et ROD pour le SLHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot P. Iengo,
Développements ATCA au LAPP Journées VLSI - FPGA - PCB de l'IN2P3 11/06/2014 Nicolas LETENDRE 11/06/2014Journées VLSI - FPGA - PCB1.
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
Le futur tracker d’ATLAS au SLHC Etude des services 25/01/2011N. Massol1.
Chaine d’acquisition du Calorimètre LArg ATLAS Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 11/06/2014Acquisition ATLAS LArg-VLSI
Nicolas LETENDRE – LAPP Annecy Journées VLSI - PCB - FPGA – IAOCAO Jeudi 24 Juin 2010.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002.
General Electronics for Time Projection Chambers: Asic-Adc board