The DHCAL for the m2 and m3 prototype Data flow: DIF ASIC Add buffer by precaution for CK_SC Put passive terminasion on ASU: 270pF+50Ω for cmos 100Ω for LVDS 50Ω for Ctest Driver circuit on intermediate board Logic= buffer cmos and LVDS Ctest= AOP, 1+R2/R1 A remplacer par 1/10 ou 1 AOP ou montage résistif = FPGA on DIF Cyril, 13th July 2010 The DHCAL for the m2 and m3 prototype
The DHCAL for the m2 and m3 prototype Data flow: DIF ASIC Put shunt and driver on ASU Shunt chain and driver on intermediate board = FPGA on DIF Cyril, 13th July 2010 The DHCAL for the m2 and m3 prototype
The DHCAL for the m2 and m3 prototype Data flow: DIF ASIC Multiplexer for analog signal 2 Cyril, 13th July 2010 The DHCAL for the m2 and m3 prototype
sortie actuelle “Dout”: DIF ASIC Chaque ASIC à 2 sorties Dout disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Dout (au cas ou un est en defaut) Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Dout1 ligne1 Dout1 ligne4 Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Dout2 ligne1 Dout2 ligne4 Cyril, 13th July 2010 The DHCAL for the m2 and m3 prototype
Futur sortie “Dout”: DIF ASIC Chaque ASIC à 2 sorties Dout disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Dout (au cas ou un est en defaut) Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Dout1 ligne1 Dout2 ligne1 FPGA interDIF Dout1 ligne4 Dout2 ligne4 Par configuration, on peut ainsi choisir de continuer à travailler avec une seule lecture de DOUT sur la DIF (comme aujourd’hui) ou d’optimiser la vitesse en lisant 4 Dout en parallèle. De plus ce système permet de choisir un des 2 Dout d’un ligne en cas de défaut Cyril, 13th July 2010 The DHCAL for the m2 and m3 prototype
Sortie actuelle “Transmit_on”: DIF ASIC Chaque ASIC a 2 sorties Transmit_on disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Transmit_on (au cas ou un est en defaut) Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Transmit_on1 ligne1 Transmit_on1 ligne4 Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Transmit_on2 ligne1 Transmit_on2 ligne4 Cyril, 13th July 2010 The DHCAL for the m2 and m3 prototype
Futur sortie “Transmit_on”: DIF ASIC Chaque ASIC a 2 sorties Transmit_on disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Transmit_on (au cas ou un est en defaut) Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Transmit_on1 ligne1 Transmit_on2 ligne1 FPGA interDIF Transmit_on1 ligne4 Transmit_on2 ligne4 Par configuration, on peut ainsi choisir de continuer à travailler avec une seule lecture de DOUT sur la DIF (comme aujourd’hui) ou d’optimiser la vitesse en lisant 4 Dout en parallèle avec leur Transmit_on associé. De plus ce système permet de choisir un des 2 Transmit_on d’un ligne en cas de défaut. Cyril, 13th July 2010 The DHCAL for the m2 and m3 prototype
The DHCAL Board for the m2 and m3 prototype FPGA interDIF Cyril, 13th July 2010 The DHCAL Board for the m2 and m3 prototype