1/ Re-penser les architectures actuelles à l’aide

Slides:



Advertisements
Présentations similaires
Du Software au Hardware
Advertisements

1 © CEA Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est.
Mémoires embarquées pour les systèmes monopuces
Hiérarchie mémoire Contrôle Entrées Mémoire Chemin de données Sorties.
Machine à Pile.
Modèle polyédrique: fondements et application à la parallélisation de programmes réguliers Tanguy Risset DIF 2001/2002.
Journée du Groupe Thématique « Test et Tolérance » Amélioration du Rendement et Fiabilité des Mémoires Marseille, 6 mai 2010 GDR SoC – SiP P. Girard –
Architecture de machines La mémoire
Architecture de machines La mémoire
Les systèmes à microprocesseur
Architecture des ordinateurs
ARCHITECTURE DES ORDINATEURS
INTRODUCTION Architecture et Technologie des Ordinateurs
Définition – Rôle Formes Composants Périphériques internes
Architecture de grille générique, multi-
Principes de persistance dans les applications orienté objet
Les mémoires :. Mémoriser Enregistrer Conserver Restituer.
LES MEMOIRES.
Informatique temps réel et réseaux de terrain – ELEC365
Ordinateurs, Structure et Applications
Plan Introduction Architecture des FPGA Modèles des fautes
GIF-3002 SYSTÈMES MICRO- PROCESSEURS ET INTERFACES
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Power PC embarqués et accélérateurs matériels pour des cibles de type FPGA Julien Dubois.
L’ architecture système
Les systèmes mono-puce
Implantation de processeurs dans les FPGA et ASIC
Réseaux pré-diffusés programmables par l’utilisateur: FPGA
Plan d’évaluation FPGA
MJ / EME 2006Architecture matérielle des systèmes microprogrammés Exemple de système microprogrammé Exemple de système microprogrammé Bus Bus de données.
LES MEMOIRES.
Architecture des ordinateurs
18/09/2013JC LP MD1 Cours_2. 18/09/2013JC LP MD2 Mapping de configuration.
Composants à réseaux logiques programmables
Memoire.
LES MEMOIRES et le décodage d’adresses
Les mémoires la préparation de: chaimaa hamdou.
Schémas Logiques des cartes mères utilisées dans les stations de travail Présentation réalisée par : Franck THOMAS – AFPA Angers Le but de ce diaporama.
CEA DSM Irfu 29 / 12 / Christophe Cara - Développement d’un SoC LEON Séminaire ‘instrumentation’ FPGA intégrant un microprocesseur Développement.
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Systèmes à microprocesseur Les mémoires
GPU sous LabVIEW eTIG_OOP_ Plan de la présentation 1.Frameworks OOP référencés 2.Performances d’accés 3.Performances de compilation 4.Erreurs.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
o Nicolas Dewaele Architecture matérielle Architecture des ordinateurs.
Le système Raid 5 Table des matières Qu'est ce que le RAID ? Les objectifs Le raid 5 Les avantages et les inconvénients Les composants d’un Raid.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
DEPARTEMENT OF ELECTRICAL AND COMPUTER ENGINEERING BUREAU D’ÉTUDE ÉLECTRONIQUE AUTOMOBILE Patrick Tounsi, Alexandre Boyer
STM32 – ARM/CORTEX Outils de développement Philippe Antoine, lycée Benoit L’Isle sur la Sorgue Christian Dupaty, lycée Fourcade Gardanne Marc Silanus,
TP4
La technologie des mémoires
Ce videoclip produit par l’Ecole Polytechnique Fédérale de Lausanne
Ce videoclip produit par l’Ecole Polytechnique Fédérale de Lausanne
Ce que l’électronique de spin peut apporter à l’électronique pour
Circuits Logiques Programmables
Réseaux pré-diffusés programmables par l’utilisateur: FPGA
Bus et adressage GIF-1001: Ordinateurs: Structure et Applications
Composantes principales des ordinateurs
Module : Architecture des Ordinateurs (AO)
Architecture des processeurs « Partie matérielle » CE311/CE317 Module « Systèmes matériels et logiciels » Crédit : 5 (en 2 parties) Vincent Beroulle Bureau.
Technologies SoPC (System On Programmable Chip)
ARCHITECTURE DES ORDINATEURS
Introduction générale
MPR - Le concept de réseau - 06
1 Décodage d’adresses et mémoires Introduction Définition, Caractéristiques des mémoires Classification des mémoires La mémoire centrale Caractéristiques.
LES MEMOIRES.
Chapitre 7 : Les mémoires
INTRODUCTION Architecture et Technologie des Ordinateurs
Gei 431 Architecture des ordinateurs II – Frédéric Mailhot Introduction Objectifs du cours Évaluation Références Matière du cours: - Techniques modernes.
ATELIER DE MAINTENANCE ET DE REPARATION DES EQUIPEMENTS INFORMATIQUE SURTAB ACADEMIE – JANVIER 2019 Jean Rony Fultidor Durée : 4 heures.
Introduction aux Circuits Reconfigurables et FPGA.
Transcription de la présentation:

1/ Re-penser les architectures actuelles à l’aide des technonologies NVM Convergence mémoire Instant on-off (simplification !) Mécanismes de sureté de fonctionnement Robustesse vis-à-vis d’environnements contraints MRAM PCRAM FeRAM ReRAM … eFPGA CPU High performance bus Cache On-chip SRAM DDR Controller Flash Controller GPU External DRAM External Flash Non-volatile FPGA Non-Volatile CPU High performance bus NV Cache Embedded MRAM DDR Controller Memory Controller GPU External MRAM

2/ Technologies mémoires émergentes : De la mémoire à la logique distribuée Distribuer la mémoire In-memory computing/processing Logique à base de NVM Ex – Match-In-Place Portes logiques Fonctions reprogrammables Gestion de la faible consommation N.Sakimura & al DATE 2009 FPGA @LIRMM, IET 2011 TRNG, Fukushima & al (2015) W. Zhao et al,. IEEE-ICSICT 2013/14 IEEE Circuits & Systems B. Jovanovic & al,, Applied Physics, 2015 Vatajelu & al (2015)