Test de systèmes électronique Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc DeHaene

Plan Principes du test en ligne Test en ligne des FPGA Paramètres de conception Test à vérification automatique (Self-Checking) BIST en ligne Test en ligne des FPGA Structure interne d’un FPGA Problématique du test des FPGAs Méthode de BIST en ligne : « Roving STARs »

A – Principes du test en ligne 1 – Paramètres de conception

1 – Paramètres de conception Types d’erreurs : Permanents Intermittents Transitoires

1 – Paramètres de conception du test en ligne : Taux de couverture des erreurs Latence des erreurs Redondance en espace Redondance en temps

1 – Paramètres de conception Les types de tests en ligne Test en ligne Non Concurrent Concurrent CPU I/O Mémoire Logique Watchdog Donnée

2 – Test à vérification automatique Self-Checking A – Principes du test en ligne 2 – Test à vérification automatique Self-Checking

2 – Test à vérification automatique Self-checking Deux Techniques : Duplication Inversion

2 – Test à vérification automatique Self-checking A - Duplication : X Augmented CUT CUT CUT' Comparateur Y Erreur

2 – Test à vérification automatique Self-checking B - Inversion : Augmented CUT X CUT Y INV (CUT) Comparateur Erreur

2 – Test à vérification automatique Self-checking C - Comparaison : Version Ressources Vitesses Pénalité Slices Buffer 3 états Cycle Fréquence Max Surface Addition. Original 137 400 7 50 MHz - Duplication 166 706 9 35 MHz 21.2 % 28.6 % Inversion 1 158 754 5 MHz 15.3 % Inversion 2 161 770 13 17.5 % 85.7 %

3 – Built-In Self-Test en ligne A – Principes du test en ligne 3 – Built-In Self-Test en ligne

3 – BIST en ligne UBIST Implantation : Circuit sous test CUT X Y Mux S Erreur RM ATPG Contrôleur

3 – BIST en ligne UBIST Fonctionnement : P P n clocks m clocks Fct. normal Test Fct. normal Test Temps

B – Test en ligne des FPGAs 1- Structure interne d’un FPGA 2- Problématique du test des FPGAs Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Test des PLBs Test des interconnexions Rotation des aires de test

B – Test en ligne des FPGAs 1- Structure interne d’un FPGA 2- Problématique du test des FPGAs Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Test des PLBs Tests des interconnections Rotation des aires de test

1- Structure interne d’un FPGA Blocks logiques programmables (PLB - CLB) Architecture du PLB : Configurations multiples

1- Structure interne d’un FPGA Blocks logiques programmables (PLB -CLB ) Ressources de routage Fils locaux ou globaux Points d’interconnexion configurables (CIP)

B – Test en ligne des FPGAs 1- Structure interne d’un FPGA 2- Problématique du test des FPGAs Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Test des PLBs Tests des interconnections Rotation des aires de test

2- Problématique du test des FPGAs Tester PLBs – interconnections – mémoire de programmation FPGA m×m : 8m ports E/S et m2 PLBs  manque de ports pour commander et observer les PLBs Temps de reconfiguration > temps de test (temps d’application des vecteurs)  minimiser les reconfigurations

Le test des FPGAs

B – Test en ligne des FPGAs 1- Structure interne d’un FPGA 2- Problématique du test des FPGAs Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Test des PLBs Tests des interconnections Rotation des aires de test

3- Le BIST en ligne : "Roving STARs" Principe du « Roving STARs » : STAR = Self Testing ARea Découpage du FPGA en 2 zones : Une zone de test (STAR) Une zone de travail Deux STARs : Horizontale – Verticale + diagnostique + test des interconnections globales - surcoût matériel Test assuré par un balayage des STARs

Environnement du "Roving STARs" Périphériques de test : Microprocesseur : CTRE (Contrôleur de Test et de REconfiguration) Mémoire de configurations Spécificité du FPGA : Boundary Scan (JTAG) RTR (Reconfiguration en Temps Réel)

B – Test en ligne des FPGAs 1- Structure interne d’un FPGA 2- Problématique du test des FPGAs Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Test des PLBs Tests des interconnections Rotation des aires de test

"Roving STARs" : test des PLBs 1 STAR active à la fois Décomposition en structures de BIST indépendantes : BISTERs BISTER : TPG : Exhaustif ORA : Assure la comparaison et capture toutes différences entre les sorties de deux BUTs

"ROVING STARs" : test des PLBs Rotation des fonctions au sein du BISTER : Validation de tous les PLBs du BISTER Détection de fautes multiples

B – Test en ligne des FPGAs 1- Structure interne d’un FPGA 2- Problématique du test des FPGAs Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Test des PLBs Tests des interconnections Rotation des aires de test

"Roving STARs" : test des interconnections Comme pour les PLBs, basé sur un BIST : Configurations multiples (5) pour assurer le test de toutes les interconnexions

B – Test en ligne des FPGAs 1- Structure interne d’un FPGA 2- Problématique du test des FPGAs Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Test des PLBs Tests des interconnections Rotation des aires de test

Mécanisme de déplacement des STARs 1- Arrêt de l’horloge système (arrêt du FPGA) 2- Copie de l’état de D et E (si ils sont séquentiels) 3- Configurer B et C comme D et E (fonction et interconnections) 4- Redémarrer l’horloge système 5- Configurer les BISTERs du nouveau STAR (commencer les tests)

CONCLUSION Techniques de base du test en ligne : Self-Checking : duplication – inversion BIST : intercalage Test en ligne des FPGA "Roving STAR" = basée sur des zones de test locales Test de l’ensemble des ressources Pas de supposition de zone sans fautes Utilisation des résultats de test Diagnostique Tolérance aux fautes

Test de systèmes électronique Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc DeHaene