GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)

Slides:



Advertisements
Présentations similaires
Module Systèmes d’exploitation
Advertisements

Module Systèmes d’exploitation
Module Systèmes d’exploitation
Module Systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
PC / Traitement numérique / Contrôle Environnement logiciel
GEF 435 Principes des systèmes dexploitation Structure du logiciel dE/S Partie II (Tanenbaum & 5.3.4)
GEF 435 Principes des systèmes dexploitation Principes et structure du logiciel dE/S (Tanenbaum 5.2 & 5.3)
GEF 435 Principes des systèmes dexploitation Les systèmes dexploitation en général (Tanenbaum 1.1 et 1.3)
Le Concept du programme enregistré
Architecture de machines Le microprocesseur
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Module Systèmes dexploitation Chapitre 6 Communication Interprocessus Partie III École Normale Supérieure Tétouan Département Informatique
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitations
GEF 435 Principes des systèmes dexploitation Communication Interprocessus (CIP) II (Tanenbaum 2.3)
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes dexploitation Communication Interprocessus (CIP) III (Tanenbaum 2.3)
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes dexploitation Structure des systèmes dexploitation (Tanenbaum 1.7)
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes dexploitation Concepts des Systèmes dexploitation (Tanenbaum 1.5)
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
auxiliaires ou mémoires de masse ou alors secondaire).
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Le Concept du programme enregistré
Mémoire & Processus Cours SE - SRC
Les microprocesseurs A. Objectifs de la séquence:
Architecture de machines Principes généraux
Systèmes d’entrée/sortie
Système d’exploitation : Assembleur
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
CYCLE 1 : Saisir – Afficher – Données Afficher du texte sur lécran 1- Rôle du printf() 2- Syntaxe du printf() 3- Exécution du printf() par le CPU.
Gestion des Périphériques
par Bernard Maudhuit Anne-Marie Droit
Architecture des Ordinateurs
LES SYSTEMES AUTOMATISES
GPA770: Microélectronique appliquée
Périphériques et bus système
CSI3531 – Labo 1 Lobservation du comportement de processus.
Mécanismes d'exécution et de communication
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
GPA770: Microélectronique appliquée
INFOR 101 Chapitre 5 Marianne Morris.
GF-4: Storage Secondaire: Disques
18/09/2013JC LP MD1 Cours_2. 18/09/2013JC LP MD2 Mapping de configuration.
Simulateur de microcontrôleur Intel 80C51
Doan Chien Thang Aôut,2008.  La vue d'ensemble des systèmes d'exploitation  Les processus et les fils  Gestion de la mémoire  Le système des fichiers.
Architecture et technologie des ordinateurs II
Patricia Renault UPMC 2005/2006
Cours Système LI324 Les Interruptions Cours Système LI324
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Les Processus.
Architecture et technologie des ordinateurs II
Semaine 5 Registres spéciaux et périphériques internes Projet initial en ingénierie informatique et travail en équipe INF1995 Jérôme Collin et al.
ALLOCATION DU CPU et GESTION DES TRAVAUX.
1 Structures d’ordinateurs (matériel) Chapitre 2
Architecture d’un ordinateur
Joëlle Delacroix - NFA0041 Fonctionnement du processeur : exécution des instructions machine RUPTURE DE PROGRAMME : les INTERRUPTIONS.
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Gestion des Tâches Les Processus. Un système multitâches La carte mère comporte Le Processeur (calcul et attente) Les jeux de composants spécialisés (entrées-sorties.
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
1 UNIX AVANCE Yves PAGNOTTE – Janvier – LES PROCESSUS SOUS UNIX.
Transcription de la présentation:

GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)

Revue Du plus lent au plus vite donnez les différent types de mémoires A quoi servent les registres Compteur Ordinal (PC) Pointeur de Pile (SP) Registre du mot détat (PSW)

Synopsis Gestion de la mémoire principale (RAM) Périphériques dE/S Pilote de périphériques ( Device Drivers ) Bus

Gestion de la mémoire principale Multitâche engendre avoir plusieurs programmes en mémoire simultanément Problèmes: Comment protéger les programmes les uns des autres Comment protéger le noyau des programmes Comment reloger les programmes

Gestion de la mémoire principale Solution un Compile/liens relatifs à ladresse zéro Les programmes en mémoire ont des registres: de base et limite La base est ajoutée à toutes les adresses utilisées par le programme La limite est vérifiée (contre le PC) avant toutes les opérations et extractions. Le matériel fait la conversion et vérification (MMU) unité de gestion de la mémoire

Gestion de la mémoire principale Solution deux On peut avoir plus dune instance dun programme qui exécute Ceci permet à plusieurs instances de partager le même programme mais davoir chacun leurs données Le programme doit être réentrant (LB dénote Limite+Base)

Considérations Cette gestion implique que plusieurs programmes exécutent en même temps La commutation de programmes (changement de contexte) demande que la cache soit changée ce qui affecte la performance Lunité de gestion de la mémoire (MMU) a besoin de changer ses registres de base et limite. Ceci demande encore plus de temps Les deux MMU que nous avons vue sont simple… Le SE est responsable de lopération du MMU

Périphériques dE/S Les périphériques dE/S consistent de: du périphérique même dun contrôleur (avec des registres) Le contrôleur simplifie linterface tu demande une piste le contrôleur convertis la demande en cylindre, secteur et tête le SE voit cette interface Le logiciel qui parle au contrôleur est un pilote de périphérique ( Device Driver )

Pilotes de périphérique Comment est-ce quils communiquent avec les périphériques? Ils écrivent dans la mémoire mappée aux registres du périphérique ( memory mapped I/O ) ne requiert aucune instructions spéciales Écrit aux ports mappées au registres (Nutilisent pas despace dadresses mais ce mode requiert des instructions spéciales)

Pilotes de périphérique – Attente active (Busy Waiting) Quand est-ce que le pilote communique avec son périphérique? Attente active Le programme de lusager fait un appel de système Le pilote est appelé par le noyau Le pilote boucle continuellement en interrogeant le périphérique pour savoir quand lE/S est finit Désavantage: CPU complètement pris

Pilotes de périphérique – Interruptions Quand est-ce que le pilote communique avec son périphérique? Interruptions Pilote démarre le contrôleur et demande une interruption quand lE/S est terminé Le pilote retourne le contrôle au SE; le processus qui a demandé lE/S bloque si il a absolument besoin des données Quand le contrôleur complète le travail, il génère une interruption Désavantage: Plus complexe

Pilotes de périphérique – Interruptions 1) Pilote écrit dans les registres du contrôleur. Le contrôleur démarre le périphérique. 2) Le contrôleur finit lE/S et signal le contrôleur dinterruption par certaines lignes sur le bus 3) Quand le contrôleur dinterruption est prêt il lève une interruption sur une des pattes du CPU 4) Quand le CPU est prêt, le contrôleur dinterruption place le numéro du périphérique sur le bus

Pilotes de périphérique – Interruptions Le CPU passe en mode noyau LAdresse du gestionnaire dinterruption est déterminée (Interrupt Vector) Le flux du programme change pour le gestionnaire des interruptions Quand le gestionnaire a finis, le flux normal du programme reprend.

Pilotes de périphérique - DMA Quand est-ce que le pilote communique avec son périphérique? Accès Direct à la Mémoire ( Direct Memory Access ) (DMA) Une puce spéciale qui contrôle le flux dinformation entre le RAM et les contrôleurs Configuré pour chaque transfert par le CPU avec un nombre doctets, le numéro du périphérique, les adresses mémoire pour les données et la direction Quand le transfert est terminé la puce DMA signal une interruption comme décrit au paravent Désavantage: encore plus complexe, mais enlève du travail du CPU

Bus Requit pour transférer une grande quantité dinformation entre le CPU, la mémoire et les périphériques

Quiz Time! Questions?