Control et Acquisition Hardware: FEC ON : TTCRx Ok ON : RING open FEC OUT IN ON
Control et Acquisition Hardware: Carte CCU CCU 0x52 ±6V INOUT I2C RING
Control et Acquisition Hardware: UTRI ±6V APV0 APV1 APV2 APV3 APV4 APV5 { { {
Control et Acquisition Hardware: VUTRI ±6V APV0 APV1 APV2 APV3 APV4 APV5 { { {
Control et Acquisition Hardware: FED TR CLK
Control et Acquisition Hardware: TSC TR CLK Seq OUT Trg input Trg Ok To FED Clk input Clk output
Control et Acquisition Hardware: Hybride
Control et Acquisition Hybride: APV Pream/Shap/buffer PipeLine APSP Mux Bias Generato Pulse Gen. PipeLine Ctrl I2C
Control et Acquisition Hybride: APV a b c d e f g h 1 {128 channels non-ordonnés} ….. CLK APV Output 20 MHz
Control et Acquisition Hybride: MUX 20MHz 40MHz CLK APV1 Output APV2 Output MUX Output
Control et Acquisition Hybride: PLL IN OUT CLK Codé Seq
Control et Acquisition Hybride: PLL CLK TRG d D d : Fin delay < 25ns D : Corse delay % 25ns d
Control et Acquisition Hybride: DCU A0 : A1 : A2 : A3 : :A4 :A5 :A6 :A7 ITH 2,50V/2 1,25V/2 Det Return T° thermistance APV 1,25 V Empty DCU T° (interne)
Control et Acquisition POWER: Carte CCU : +6V Carte UTRI : +6V :: I > 1,5 A if 6 APVs - 6V :: I ~ 1 A NB. De Préférence Les cartes doivent être alimentées par 2 alimentations séparées
Control et Acquisition I2C : APV0 : 0x20 = 32 APV1 : 0x21 = 33 APV2 : 0x22 = 34 APV3 : 0x23 = 35 APV4 : 0x24 = 36 APV5 : 0x25 = 37 MUX : 0x43 = 67 PLL : 0x44 = 68 0x45 = 69 0x46 = 70 0x47 = 71 APV Broadcast : 0x3f = 63 DCU :
Control et Acquisition Observations : 1- Les Trames de données APV ne sont visibles que par envoie d’un Trigger Attention : La PLL peut ne pas envoyer des Triggers ! La PLL peut se désynchroniser! 2.APV/MUX output :: Tick Marks visibles ssi - Power ON - CLK send - Eventuellement RESET Attention : La PLL peut ne pas envoyer la CLK !
Control et Acquisition Connexion: ±6V APV0 APV1 APV2 APV3 APV4 APV5 {{ { FEC TSC FEDVUTRICCU card
Control et Acquisition APV setting: CDRV :: = = = = = = = cal4 = 0x EF = 239 ical VPSP :: ligne de base MODE :: peak == 1s & peak deconv == 3s & deconv. multi == 3s & peak == 1s & deconv Bits definition : cf. picture