Fonctionnement de l'unité centrale (rappels ? de 1ère Année)

Slides:



Advertisements
Présentations similaires
Le micro-ordinateur.
Advertisements

GEF 435 Principes des systèmes d’exploitation
Électronique de base du processeur
Le Concept du programme enregistré
Architecture de machines Le microprocesseur
Architecture de machines Principes généraux
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Informatique Deug2 Sciences Eco S. Maabout 2004/2005.
Votre NOM et PRENOM 2 Technologie de lInformatique.
Votre NOM et PRENOM. d. Autre composants: A. Lunité Centrale 1. Définition Cest la partie de lordinateur qui effectue tous les traitements de base.
auxiliaires ou mémoires de masse ou alors secondaire).
Plan du cours : 2ème Partie
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Objectifs Nous allons construire la partie contrôle de L ’UC qui permet de piloter le chemin de données en fonction du type de l ’opération. En fonction.
Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions.
Le processeur Introduction Construction d ’un chemin de données
Le Concept du programme enregistré
Le jeu d ’instructions Introduction Un jeu d ’instruction classique
Architecture Systèmes
2.Les différentes architectures (Louis)
TRANSMISSION DES DONNEES INFORMATIQUES
Cours d’initiation en Informatique
Les systèmes à microprocesseur
Les systèmes à microprocesseur

Architecture des ordinateurs
Chapitre 8 : L’architecture de base des ordinateurs
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
Chapitre n°2 : Architecture d'un ordinateur
Département informatique Automne 2013
SÉQUENCE D’ACTIONS SUR
Architecture et programmation des ordinateurs
Architecture de base d’un ordinateur
Gestion des Périphériques
Architecture et technologie des ordinateurs II
Cours #6 Conception d’unités de contrôle
Architecture des Ordinateurs
LES SYSTEMES AUTOMATISES
Architecture et technologie des ordinateurs II
Chap. 2 - Structure d’un ordinateur
Mécanismes d'exécution et de communication
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Informatique 1. Les applications de l’informatique
Chapitre 9 : La machine MIASM
J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale.
Cours de Structure et Technologie des composants d’ordinateurs
Architecture d'un ordinateur
Les Microcontrôleurs 68HCXX
3-Présentation d’un µP simple
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
Structure de Base d’un ordinateur Matière : Informatique
Les Machines RAM.
02/10/2013JC LP MD1 COURS_3. 02/10/2013JC LP MD2 Direct Memory Access DMA.
INFOR 101 Chapitre 5 Marianne Morris.
Architecture matérielle Qu’est ce qu’un ordinateur ?
Exécution d ’un programme en 6809: Présentation du programme
Contrôle 1 Mise en place du contrôle Chemin de données Mémoire Entrées Contrôle Sorties.
Patricia Renault UPMC 2005/2006
Agata Savary, IUT de Blois, Département GTR, 1e année,
Architecture des ordinateurs
Un ordinateur est une machine électronique qui fonctionne par la lecture séquentielle d'un ensemble d'instructions, organisées en programmes, qui lui.
Architecture d’un ordinateur
Formations Système Embarqué & Informatique Industrielle
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
Architecture d'un automate programmable
Chapitre IV Architecture de VonNeumann. I/ Introduction John VonNeumann est un mathématicien d’origine Hongroise qui a participé au projet Manhattan.
Fonctionnement de l'unité centrale
Architecture de machines Le microprocesseur Cours
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
Transcription de la présentation:

Fonctionnement de l'unité centrale (rappels ? de 1ère Année) J.-M. ADAM – D. BARDOU

Schéma général de l'unité centrale Mémoire centrale H Séquenceur CO 1 2 3 k k+1 k+2 ... RI RA U.A.L. A B RD U.E. BUS

La mémoire centrale contient : des données des programmes Mémoire centrale H Séquenceur CO 1 2 3 k k+1 k+2 ... RI 41 145 720 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. A B RD U.E. BUS

Le registre d’adresse (RA) contient l’adresse du mot mémoire à lire ou à écrire Mémoire centrale H Séquenceur CO 1 2 3 k k+1 k+2 ... RI 41 145 720 RA 3 1 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B RD U.E. BUS

Le registre donnée (RD) contient l’information lue ou à écrire dans le mot dont l’adresse est dans RA Mémoire centrale H Séquenceur CO 1 2 3 k k+1 k+2 ... RI 41 145 720 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B RD 826 826 U.E. BUS

L’unité Arithmétique et Logique effectue les calculs (+, -, *, /) et les opérations logiques (et, ou, non) Mémoire centrale H Séquenceur CO 1 2 3 k k+1 k+2 ... RI 41 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. L’U.A.L. manipule les données des registres A et B A B 18 826 RD 826 U.E. BUS

Les unités d’échange assurent la communication entre l’unité centrale et les périphériques Mémoire centrale H Séquenceur CO 1 2 3 k k+1 k+2 ... RI 41 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B 18 826 RD 826 BUS U.E. U.E.

Le bus assure la communication entre les composants de l’unité centrale Mémoire centrale H Séquenceur CO 1 2 3 k k+1 k+2 ... RI 41 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B 18 826 RD 826 BUS U.E. U.E.

Le compteur ordinal (CO) Mémoire centrale H Séquenceur CO k 1 2 3 k k+1 k+2 ... RI 41 145 720 Le CO contient l’adresse mémoire de la prochaine instruction à exécuter. 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B 18 826 RD 826 BUS U.E. U.E.

Le registre d’instruction (RI) contient l’instruction en cours d’exécution Mémoire centrale H Séquenceur CO k RGB 3 1 2 3 k k+1 k+2 ... RI 41 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B 18 826 RD 826 BUS U.E. U.E.

Le séquenceur envoie ses commandes aux autres organes de l’unité centrale au rythme de l’horloge (H) commandes Mémoire centrale H Séquenceur CO k 1 2 3 k k+1 k+2 ... RI RGB 3 41 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B 18 826 RD 826 BUS U.E. U.E.

Le séquenceur, l’horloge et le registre d’instruction (RI) constituent l’unité de commande Mémoire centrale H Séquenceur CO k RGB 3 1 2 3 k k+1 k+2 ... RI 41 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B 18 826 RD 826 BUS U.E. U.E.

L’unité de commande, l’unité arithmétique et logique, le bus et les registres CO, RA et RD constituent le processeur Unité de commande Mémoire centrale H Séquenceur CO k RGB 3 1 2 3 k k+1 k+2 ... RI 41 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. A B 18 826 RD 826 BUS U.E. U.E.