* ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris 1 Modélisation du délai d’une porte CMOS SOI en faible inversion Alexandre VALENTIAN.

Slides:



Advertisements
Présentations similaires
E6 : Préparation à l’épreuve de PDUC
Advertisements

Chapitre 9 La mécanique de Newton.
La théorie du monde est petit
ASSTICCOT, RTP-DOC, Paris
4. La transformée en z Un formalisme adapté au filtrage et à l’analyse en fréquence des signaux échantillonnés et à l’automatique numérique x(t) signal.
Validation de solutions
Elimination des médicaments Alain Bousquet-Mélou
La corde vibrante I) Equation de la corde vibrante 1) Le modèle.
CAO & ASSERVISSEMENTS Cette présentation a été faite lors du séminaire inter-académique de Limoges, le 07 octobre Elle montre une utilisation possible.
POTENTIEL ELECTRIQUE +q -q

Notion de dopage Le dopage permet d’améliorer la conductivité du matériau en lui apportant artificiellement et de façon contrôlée des charges libres. Un.
Les transistors et leurs applications
Chapitre V : Cinétique chimique
Les Amplificateurs Linéaires Intégrés
Chapitre 2 Les indices.
transistor à quatre grilles (G4-FET): influence du dopage de canal
Analyse temporelle des circuits numériques
Vendredi 9 juin 2006Institut de Physique du Globe de Paris1/14 Applications geodesiques et geophysiques du systeme DORIS Quel creneau scientifique face.
Journée thématique du GDR IFS « Réduction de modèle en IFS » ENSAM – Jeudi 18 mai 2006 Validation de l’approche de la réduction a priori - POD sur l'équation.
Etude longitudinale d’essais multilocaux: apports du modèle mixte
Mouvement rectiligne uniformément accéléré
Régression linéaire simple
Plan de la présentation
RISQUES PSYCHOSOCIAUX, ÉMOTIONS ET CHARGE DE TRAVAIL
1 1 ST Crolles 2 Université Montpellier II France FTFC 2003 Représentation Unifiée des Performances Temporelles dune Bibliothèque de Cellules Standards.
Transistor bipolaire Rappels Transistor en Amplification linéaire.
L’INDUCTION ÉLECTROMAGNÉTIQUE
Circuits et Systèmes de Communication Micro-ondes
Systèmes Différentiels
Chapitre 4: Caractérisation des systèmes
Rides de sable en canal continu
Le microscope à effet tunnel (STM) Appliqué aux métaux
Les modèles linéaires (Generalized Linear Models, GLM)
Avec ou sans perturbation.
Analyse temporelle des circuits numériques
Problèmes inverses en électroencéphalographie
Analyse des systèmes linéaires types
La logique d’une table de mobilité sociale intergénérationnelle
CONCEPTION ET SIMULATION DE CIRCUITS ÉLECTRONIQUES
CHAPITRE 2 LES SITUATIONS FONCTIONNELLES
Le principe de superposition ou Diviser pour régner.
Fiabilité des composants électroniques
Processus de Poisson UQAM, Actuariat 3.
Paul Arnould, Les objectifs scientifiques du PIR « Eaux et Territoires » – Séminaire « Eaux, Transferts, Territoires », octobre 2010, Paris1 Séminaire.
Etude des critères de performance : Pour une consigne d’entrée
CONCEPTION ET SIMULATION DE CIRCUITS ÉLECTRONIQUES
Chapitre VII Travail et Energie.
Leçon 3: Analyse Temporelle Des Systèmes
Cours électronique IFIPS Année
1 28 mai 2002Jean GARNIER CCT Composants Séminaire CAN CARACTERISATION ELECTRIQUE DES CONVERTISSEURS ANALOGIQUE/NUMERIQUE.
Le temps de propagation des signaux dans un circuit
Electrostatique- Chap.2 CHAPITRE 2 CHAMP ELECTROSTATIQUE Objectif :
Responsables : Sandrine Dobosz Dufrénoy – Pascal Monot
POLITIQUE CONVERTISSEURS ANALOGIQUE-NUMERIQUE 1 CCT CNES – 28 mai 2002.
CINETIQUE DES REACTIONS CHIMIQUES
Couche limite atmosphérique
Modélisation VHDL-AMS haut niveau de l’activité en courant des mémoires en vue de l'optimisation de la compatibilité électromagnétique Richard PERDRIAU*/**
Modélisation d’un dopage
Les transistors et leurs applications
Deuxième séance de regroupement PHR004
TNS et Analyse Spectrale
LIRMM, MONTPELLIER, FRANCE FTFC 2003 Définition d’une métrique d’insertion de buffers X. Michel, A. Verle N. Azémard, P. Maurine, D. Auvergne Paris, France.
INTRODUCTION.
Structure MOS – transistor MOSFET
RAPPEL MODELE MOS D Mn Modèle CAO larges signaux Mp IDS avec VBS = 0 G
8ème édition des JNRDM Paris Mai 2005 Propriétés hyperfréquences et de bruit des filières conventionnelles de transistors MOS à grille sub-100 nm.
Couche limite atmosphérique
Application des équations primitives à l’écoulement turbulent
MCC & Convertisseurs Statiques
Transcription de la présentation:

* ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris 1 Modélisation du délai d’une porte CMOS SOI en faible inversion Alexandre VALENTIAN * Olivier THOMAS * Andrei VLADIMIRESCU *,** Amara AMARA * FTFC 15/05/2003

FTFC Mai 2003 Paris2 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

FTFC Mai 2003 Paris3 0 V T0 V GS ILIL LOG(I DS ) W.I 0 W 0 S I DS =f(V GS ) I DS est exprimée en fonction de: –Densité de courant d 0 =I 0 /W 0 à V T0 –Pente sous le seuil

FTFC Mai 2003 Paris4 ILIL IL’IL’ 0 V TW V T0 V GS LOG(I DS ) S’ S W.d 0 VTVT I DS =f(V BS ) Le substrat flottant modifie V T0 et S –Paramètres:  (ajustement)  N A (procédé) –Constantes:  F Facteur Potentiel Paramètre de substrat de surface d’ajustement

FTFC Mai 2003 Paris5 I DS =f(V DS ) Canal long Paramètre d ’ajustement avec: Ids(Vds) pour un transistor à canal long Vds (V) Partie pseudo-saturée Partie pseudo- linéaire Indépendant de V DS en pseudo-saturation

FTFC Mai 2003 Paris6 I DS =f(V DS ) Canal court I SS est le courant de pseudo- saturation pour un transistor à canal long I SS est la pente du courant I DS pour les transistors à canal court aI SS représente l ’ordonnée à l ’origine Ids(Vds) pour un transistor à canal court Vds (V) I SS0 I SS1 a·I SS1 a·I SS0 ·I SS1 ·I SS0

FTFC Mai 2003 Paris7 Le Modèle Dépendances en V GS et V BS Partie pseudo- linéaire Partie pseudo- saturée

FTFC Mai 2003 Paris8 Extraction des paramètres Le modèle possède 5 paramètres: –1 paramètre du procédé N A   F –4 paramètres d ’ajustement a, m,  I DS (V GS,V DS =V DD,V BS =0) – I 0 = f(V T0,W 0 )  définit la densité de courant de référence I DS (V GS,V DS =V DD, V BS ) –  = f(V T0,V T ’)  définit le courant I SS de saturation I DS (V GS =V DD,V DS,V BS =0) –Extraction de a et  ajustement de I DS (V DS ) 0 V DS I DS I SS.(a+.V DS ) a ILIL 0 V Tw V T0 V GS LOG(I DS ) W.I0W0W.I0W0 S IL’IL’

FTFC Mai 2003 Paris9 Comparaison du modèle avec la technologie PD SOI 0.25µm Ids en fonction de Vds Vbs=0 Eldo Vbs=0.3 Eldo Vbs=0 modèle Vbs=0.3 modèle Vds (V)

FTFC Mai 2003 Paris10 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

FTFC Mai 2003 Paris11 Transition rapide de l’entrée Temps de propagation (tp HL ): –Les effets du transistor PMOS peuvent être négligés –C tot représente la somme de la charge et de la capacité de sortie de l’inverseur V DD OutIn C tot

FTFC Mai 2003 Paris12 Temps de propagation t PHL, t PLH Temps de propagation d’un inverseur CMOS:

FTFC Mai 2003 Paris13 Dépendances de C L et de V BS Le temps de propagation a une dépendance linéaire de la charge et une dépendance exponentielle de V BS

FTFC Mai 2003 Paris14 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

FTFC Mai 2003 Paris15 Transition lente de l’entrée dans la partie I, V DSP est petit donc on néglige I P dans la partie II, V GSP est petit donc on néglige également I P le courant du PMOS est 2 ordres de grandeur plus faible que celui du NMOS V DSP V GSP III

FTFC Mai 2003 Paris16 Temps de propagation t PHL On néglige les effets du transistor PMOS:

FTFC Mai 2003 Paris17 Variation du temps de propagation avec l’entrée temps de propagation t PHL : temps de propagation t PLH : le temps de propagation dépend linéairement de la vitesse de transition de la tension d ’entrée

FTFC Mai 2003 Paris18 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

FTFC Mai 2003 Paris19 Oscillateur en anneaux l’oscillateur en anneaux est composé de 10 inverseurs et d’une porte Nand pour démarrer les oscillations les performances de l’oscillateur sont obtenues, à partir du modèle, en additionnant les temps t PLH et t PHL calculés pour une transition rapide de l’entrée les performances intrinsèques de la technologie SOI 0.25µm dépendent exponentiellement de la tension d ’alimentation

FTFC Mai 2003 Paris20 Plan  Présentation du modèle sous-seuil  Dérivation du délai  transition rapide en entrée  transition lente en entrée  Application à un oscillateur en anneaux  Conclusion

FTFC Mai 2003 Paris21 Conclusion A partir d’un modèle sous-seuil simple incluant les dépendances en V GS, V BS et V DS, les équations du délai d’un inverseur ont été dérivées. Le temps de propagation obtenu prend en compte l’influence de la vitesse de transition de la tension d’entrée. Les résultats montrent une variation linéaire du délai avec la charge en sortie et la pente en entrée et une variation exponentielle avec la tension V BS. Appliqués à une structure d’oscillateur en anneaux, on note que les performances intrinsèques de la technologie SOI 0.25µm varient exponentiellement avec la tension d’alimentation. Les résultats obtenus sont en bonne concordance avec les simulations.