ARCHITECTURE D’UN SYSTEME MICROPROGRAMME Présentation animée de la structure d’un système à microprocesseur Un système minimum typique est constitué par: une fonction TRAITEMENT une fonction MEMORISATION une fonction TRANSMISSION

T R A I E M N MEMORISATION TRANSMISSION

La fonction « TRAITEMENT » a pour rôle de : Rechercher, décoder et exécuter une instruction d’un programme T R A I E M N Elle est réalisée par un microprocesseur

La fonction « MEMORISATION » a pour rôle de : Mémoriser de manière définitive ou temporaire un programme MEMORISATION Elle est réalisée à partir de circuits spécialisées de type Mémoire ROM Lecture seule Mémoire RAM Lecture / Écriture

L’ensemble des instructions stockées en mémoire ROM s’appelle UN PROGRAMME ROM RAM MEMORISATION La mémoire RAM est utilisée pour contenir les données traitées

La fonction « TRANSMISSION » a pour rôle de : Permettre l’échange des informations entre la fonction « Traitement » et la périphérie et inversement. TRANSMISSION Elle est réalisée à partir de circuits d’entées/sorties de type : PIA - PIO - VIA – ACIA - USART

Ces trois fonctions vont communiquer entre eux par l’intermédiaire de 3 BUS ROM RAM MEMORISATION TRANSMISSION

Bus d ’adresses T R A I E M N TRANSMISSION ROM RAM MEMORISATION Ensemble de 16 fils sur lesquels le µP fournit l’adresse de la case mémoire sélectionnée. Il est unidirectionnel.

Sur ce bus, constitué d’un ensemble de 8 fils, se déplacent les données à traiter. Il est bidirectionnel. T R A I E M N ROM RAM MEMORISATION TRANSMISSION Bus de données

Bus de contrôle Ce bus véhicule des signaux relatifs aux : Interruptions, commande de lecture/écriture, des horloges de transfert, validation mémoire. T R A I E M N ROM RAM MEMORISATION TRANSMISSION Bus de contrôle Le µP indique ce qu’il est en train de faire.

Quelles données va traiter la fonction « Traitement » ? Bus d ’adresses ROM RAM MEMORISATION TRANSMISSION Bus de données

Le décodeur d’adresses sélectionne la ROM Décodeur d’adresses Bus d ’adresses ROM RAM MEMORISATION TRANSMISSION Bus de données

Le décodeur d’adresses sélectionne la RAM Décodeur d’adresses Bus d ’adresses ROM RAM MEMORISATION TRANSMISSION Bus de données

Le décodeur d’adresses sélectionne le circuit d’E/S M N Bus d ’adresses ROM RAM MEMORISATION TRANSMISSION Bus de données

Décodeur d’adresses Bus d ’adresses Bus de contrôle Bus de données T R I E M N ROM RAM MEMORISATION TRANSMISSION Bus de contrôle Bus de données

FIN

EXERCICE: A l ’aide du schéma structurel du système minimum repérer les différents boîtiers. colorier Donner le nom du CPU (rouge) Donner le nom de la ROM (bleu) Donner le nom de la RAM (vert) Donner le nom du circuit I/O (Gris) Donner le nom du décodeur d ’adresses. (Jaune) Colorier les 3 Bus et repérer les 3 fils d’adressage.

PIA 6821 CPU 6809 RAM 6116 Eprom 27 64 HCT 138