J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B U.A.L. RA RD BUS Schéma général de l'unité centrale U.E. U.E.

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B U.A.L. RA RD BUS La mémoire centrale contient : d des données es programmes U.E. U.E CHA 0 CHB 2 ADD RGA 3

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B U.A.L. RA RD BUS Le registre d’adresse (RA) contient l’adresse du mot mémoire à lire ou à écrire U.E. U.E CHA 0 CHB 2 ADD RGA 3 13

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B U.A.L. RA RD BUS Le registre donnée (RD) contient l’information lue ou à écrire dans le mot dont l’adresse est dans RA U.E. U.E CHA 0 CHB 2 ADD RGA

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS L’unité Arithmétique et Logique effectue les calculs (+, -, *, /) et les opérations logiques (et, ou, non) U.E. U.E CHA 0 CHB 2 ADD RGA U.A.L L’U.A.L. manipule les données des registres A et B

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Les unités d’échange assurent la communication entre l’unité centrale et les périphériques U.E. U.E CHA 0 CHB 2 ADD RGA U.A.L

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Le bus assure la communication entre les composants de l’unité centrale U.E. U.E CHA 0 CHB 2 ADD RGA U.A.L

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Le compteur ordinal (CO) U.E. U.E U.A.L Le CO contient l’adresse mémoire de la prochaine instruction à exécuter. k CHA 0 CHB 2 ADD RGA 3

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Le registre d’instruction (RI) contient l’instruction en cours d’exécution U.E. U.E U.A.L k CHA 0 CHB 2 ADD RGA 3 RGB 3

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD commandes BUS Le séquenceur envoie ses commandes aux autres organes de l’unité centrale au rythme de l’horloge (H) U.E. U.E U.A.L k CHA 0 CHB 2 ADD RGA 3 RGB 3

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Le séquenceur, l’horloge et le registre d’instruction (RI) constituent l’unité de commande U.E. U.E U.A.L k CHA 0 CHB 2 ADD RGA 3 RGB 3 Unité de commande

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS L’unité de commande, l’unité arithmétique et logique, le bus et les registres CO, RA et RD constituent le processeur U.E. U.E U.A.L k CHA 0 CHB 2 ADD RGA 3 RGB 3 Unité de commande

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Simulation de l’exécution d’une instruction U.E. U.E U.A.L k CHA 0 CHB 2 ADD RGA 3 RGB 3

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS 1.L ecture de l’instruction : a.c opie du compteur ordinal (CO) dans le registre adresse (RA) U.E. U.E U.A.L k CHA 0 CHB 2 ADD RGA 3 RGB 3 Lecture CO Écriture RA k k

a.copie du compteur ordinal (CO) dans le registre adresse (RA) k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS 1.L ecture de l’instruction : b.l ecture de la mémoire U.E. U.E U.A.L k CHA 0 CHB 2 ADD RGA 3 RGB 3 Lecture mémoire k CHA 0

b.lecture de la mémoire k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS 1.L ecture de l’instruction : c.c opie du registre donnée (RD) dans le registre instruction (RI) U.E. U.E CHA U.A.L k CHA 0 CHB 2 ADD RGA 3 RGB 3 Lecture RD k CHA 0 Écriture RI

1.Lecture de l’instruction : c.copie du registre donnée (RD) dans le registre instruction (RI) 2.I ncrémentation du compteur ordinal k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E CHA U.A.L k CHA 0 CHB 2 ADD RGA 3 Incrémenter CO k CHA 0 k+1

2.Incrémentation du compteur ordinal 3.D écodage de l’instruction : « CHarger le registre A avec le mot d’adresse 0 » k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E CHA U.A.L CHA 0 CHB 2 ADD RGA 3 k k+1 Décodage CHA 0

3.Décodage de l’instruction : « CHarger le registre A avec le mot d’adresse 0 » 4.I nterprétation de l’instruction : a.c opie de l’adresse du RI dans le registre adresse RA k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E CHA U.A.L CHA 0 CHB 2 ADD RGA 3 k k+1 CHA 0 Lecture adresse du RI 0 Écriture RA 0

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E CHA U.A.L CHA 0 CHB 2 ADD RGA 3 k+1 CHA 0 a.copie de l’adresse du RI dans le registre adresse RA 0 4.I nterprétation de l’instruction : b.l ecture en mémoire Lecture mémoire 41

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E U.A.L CHA 0 CHB 2 ADD RGA 3 k+1 CHA 0 b.lecture en mémoire 0 4.I nterprétation de l’instruction : c.c opie du registre donnée (RD) dans le registre A de l’U.A.L. Lecture RD Écriture A 41

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E U.A.L. 826 CHA 0 CHB 2 ADD RGA 3 k+1 CHA 0 0 Fin d’exécution de l’instruction : le registre A a été chargé avec la valeur du mot mémoire d’adresse 0 41 Simulation de l’exécution d’une séquence d’instructions : exécution des instructions suivantes

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : a.c opie du compteur ordinal (CO) dans le registre adresse (RA) U.E. U.E U.A.L k+1 CHA 0 CHB 2 ADD RGA 3 CHA 0 Lecture CO Écriture RA k+1 k+1

a.copie du compteur ordinal (CO) dans le registre adresse (RA) k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : b.l ecture de la mémoire U.E. U.E U.A.L k+1 CHA 0 CHB 2 ADD RGA 3 CHA 0 Lecture mémoire k+1 CHB 2

b.lecture de la mémoire k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : c.c opie du registre donnée (RD) dans le registre instruction (RI) U.E. U.E CHB U.A.L k+1 CHA 0 CHB 2 ADD RGA 3 CHA 0 Lecture RD k+1 CHB 2 Écriture RI

Lecture de l’instruction suivante: c.copie du registre donnée (RD) dans le registre instruction (RI) Incrémentation du compteur ordinal k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E CHB U.A.L k+1 CHA 0 CHB 2 ADD RGA 3 Incrémenter CO k+1 CHB 2 k+2

Incrémentation du compteur ordinal Décodage de l’instruction : « CHarger le registre B avec le mot d’adresse 2 » k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E CHB U.A.L CHA 0 CHB 2 ADD RGA 3 k+1 k+2 Décodage CHB 2

Décodage de l’instruction : « CHarger le registre B avec le mot d’adresse 2 » Interprétation de l’instruction : a.c opie de l’adresse du RI dans le registre adresse RA k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E CHB U.A.L CHA 0 CHB 2 ADD RGA 3 k+1 k+2 CHB 2 Lecture adresse du RI 2 Écriture RA 2

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E CHB U.A.L CHA 0 CHB 2 ADD RGA 3 k+2 CHB 2 a.copie de l’adresse du RI dans le registre adresse RA 2 Interprétation de l’instruction : b.l ecture en mémoire Lecture mémoire 720

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E U.A.L CHA 0 CHB 2 ADD RGA 3 k+2 CHB 2 b.lecture en mémoire 2 Interprétation de l’instruction : c.c opie du registre donnée (RD) dans le registre B de l’U.A.L. Lecture RD 72 0 Écriture B 720

Interprétation de l’instruction : c.copie du registre donnée (RD) dans le registre B de l’U.A.L k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : a.c opie du compteur ordinal (CO) dans le registre adresse (RA) U.E. U.E U.A.L k+2 CHA 0 CHB 2 ADD RGA 3 CHB 2 Lecture CO Écriture RA k+2 k+2

a.copie du compteur ordinal (CO) dans le registre adresse (RA) k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : b.l ecture de la mémoire U.E. U.E U.A.L k+2 CHA 0 CHB 2 ADD RGA 3 CHB 2 Lecture mémoire k+2 ADD

b.lecture de la mémoire k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : c.c opie du registre donnée (RD) dans le registre instruction (RI) U.E. U.E ADD 82 6 U.A.L k+2 CHA 0 CHB 2 ADD RGA 3 CHB 2 Lecture RD k+2 ADD ADD Écriture RI

Lecture de l’instruction suivante: c.copie du registre donnée (RD) dans le registre instruction (RI) Incrémentation du compteur ordinal k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E ADD 82 6 U.A.L k+2 CHA 0 CHB 2 ADD RGA 3 Incrémenter CO k+2 ADD k+3

Incrémentation du compteur ordinal Décodage de l’instruction : « ADDitionner le registre A et le registre B » k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E ADD 82 6 U.A.L CHA 0 CHB 2 ADD RGA 3 k+2 k+3 Décodage ADD

Décodage de l’instruction : « ADDitionner le registre A et le registre B » Interprétation de l’instruction : addition de A et B (le résultat est placé dans A) k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E ADD 82 6 U.A.L CHA 0 CHB 2 ADD RGA 3 k+2 k+3 ADD Addition

Interprétation de l’instruction : addition de A et B (le résultat est placé dans A) k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : a.c opie du compteur ordinal (CO) dans le registre adresse (RA) U.E. U.E k+2 ADD 82 6 U.A.L k+3 CHA 0 CHB 2 ADD RGA 3 ADD Lecture CO Écriture RA k+3 k+3

a.copie du compteur ordinal (CO) dans le registre adresse (RA) k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : b.l ecture de la mémoire U.E. U.E ADD 82 6 U.A.L k+3 CHA 0 CHB 2 ADD RGA 3 ADD Lecture mémoire k+3 RGA 3

b.lecture de la mémoire k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS Lecture de l’instruction suivante : c.c opie du registre donnée (RD) dans le registre instruction (RI) U.E. U.E RGA U.A.L k+3 CHA 0 CHB 2 ADD RGA 3 ADD Lecture RD k+3 RGA 3 Écriture RI

Lecture de l’instruction suivante: c.copie du registre donnée (RD) dans le registre instruction (RI) Incrémentation du compteur ordinal k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E RGA U.A.L k+3 CHA 0 CHB 2 ADD RGA 3 Incrémenter CO k+3 RGA 3 k+4

Incrémentation du compteur ordinal Décodage de l’instruction : « RanGer la valeur du registre A dans le mot d’adresse 3 » k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E RGA U.A.L CHA 0 CHB 2 ADD RGA 3 k+3 k+4 Décodage

Décodage de l’instruction : « RanGer la valeur du registre A dans le mot d’adresse 3 » Interprétation de l’instruction : a.c opie de l’adresse du RI dans le registre adresse RA k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E RGA U.A.L CHA 0 CHB 2 ADD RGA 3 k+3 k+4 Lecture adresse du RI 3 Écriture RA 3

a.copie de l’adresse du RI dans le registre adresse RA k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E RGA U.A.L CHA 0 CHB 2 ADD RGA 3 k+4 Lecture A Interprétation de l’instruction : b.c opie du registre A dans le registre donnée RD Écriture RD 761

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E U.A.L k+4 CHA 0 CHB 2 ADD RGA 3 Écriture mémoire b.copie du registre A dans le registre donnée RD Interprétation de l’instruction : c.é criture en mémoire

k k+ 1 k A Mémoire centrale H Séquenceur RI CO B RA RD BUS U.E. U.E U.A.L k+4 CHA 0 CHB 2 ADD RGA 3 3 Interprétation de l’instruction : c.écriture en mémoire Fin de la simulation de l’exécution d’une séquence d’instructions