05/03/06 11:49 Yannick Herve, Wilfried Uhring, Jihad Zallat 1 Électronique Numérique Chapitre 5 Fonction mémoire, comptage Brique de base stable, Caractérisation.

Slides:



Advertisements
Présentations similaires
Révisions Logique séquentielle
Advertisements

La Logique séquentielle
Machines séquentielles
« 1.7. Fonction mémoire et différents types de logiques »
CALCUL LITTERAL 3° Avon 2010 Bernard Izard 05-LT I – NOTATIONS
Logique séquentielle Plan Système combinatoire Système séquentiel
Les Compteurs A. Objectifs de la séquence:
Sequence Memorisation Unitaire
MACHINE DE MOORE SYNCHRONE SIMPLIFIÉE Professeur à l'UHP / ESIAL
TP math-G-101.
Logique Combinatoire Fonction OUI Fonction NON Fonction ET Fonction OU
Algorithmes Branch & Bound
Chapitre 2: Les régularités et les relations
Chapitre 3bis Applications linéaires et Matrices
Cours #4 Éléments à mémoire et circuits séquentiels synchrones de base
Sections sélectionnées du Chapitre 11
Électronique numérique Intervenants : Boitier V. / Perisse T.
La droite dans R2 Montage préparé par : André Ross
Logique séquentielle.
Bascule RSH  Bascule JK
INSTRUCTIONS COMPLEMENTAIRES ROLE DES DIFFERENTS ELEMENTS
3.3 Circuits logiques à mémoire Bascules (latches)
Plan Formalismes • Algèbre de Boole • Tables de vérité
Transformations linéaires et sous-espaces associés
TRADUCTION D ’UN GRAFCET EN LANGAGE API

Présentation de la méthode des Eléments Finis
Examen partiel #1 Mercredi le 4 octobre de 13h30 à 15h20
ASI 3 Méthodes numériques pour l’ingénieur
Systèmes de gestion de bases de données NFP 107 Les techniques du contrôle de concurrence Philippe Rigaux
Équations Logiques État Physique État Électrique État Logique L
Ivaldi-Brunel, Horel, Le Fur, Joly
ASI 3 Méthodes numériques pour l’ingénieur
- énergie bornée (tend vers 0 lorsque
Physique 3 Vibrations et ondes mécaniques
Chapitre 3-B : AUTOMATIQUE : LES S.L.C.I.
Leçon 3: Analyse Temporelle Des Systèmes
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois La technique du pipeline.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Augmenter le débit d’un.
المركز الجهوي لمهن التربية و التكوين
Le temps de propagation des signaux dans un circuit
Advanced Boolean Equation Language
105/04/2015Handicap International Le Financement des ONG.
Microcontrôleurs et Langage C Les Timers diapo 1
Potentiel électrostatique
Le GRAFCET.
GRAFCET : IEC/CEI … Rappels Structuration & Hiérarchisation
Chapitre 3 :Algèbre de Boole
05/03/06 11:50 Yannick Herve, Wilfried Uhring, Jihad Zallat 1 Électronique Numérique Chapitre 7 Compteurs Diviseur de fréquence, compteurs modulo 2 n et.
Compteurs asynchrones
Les réseaux logiques programmables
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Le problème du déphasage.
Pr ZEGOUR DJAMEL EDDINE Ecole Supérieure d’Informatique (ESI)
07/02/06 00:22 Yannick Herve, Wilfried Uhring, Jihad Zallat 1 Électronique Numérique Chapitre 4 Système séquentiel Analyse et synthèse, système asynchrone,
Chapitre 5 : Les circuits séquentiels
Logique séquentielle. Logique séquentielle Logique séquentielle Définition En logique combinatoire, le niveau de la sortie dépend directement du niveau.
07/02/06 00:21 Yannick Herve, Wilfried Uhring, Jihad Zallat 1 Électronique Numérique Chapitre 2 Composant Combinatoires Formalisme graphique, Logique négative/positive,
05/03/06 11:49 Yannick Herve, Wilfried Uhring, Jihad Zallat 1 Électronique Numérique Chapitre 6 Composants séquentiels Bilan de l’offre commerciale, Le.
MOCK.
Résolution des équations différentielles
DETAIL de La synchronisation de l’ affichage et de l’auto chargement de la Mémoire Le rechargement utilise le fait que DOR passe à 0 pendant la rotation.
Systèmes Logiques Chapitre 5: Les registres et les compteurs
A. Lebrun. Principe de base Dans la logique combinatoire, les sorties dépendent des différentes entrées et peuvent être calculées par l’algèbre de Boole.
Les bascules et registres
A.Lebrun. Principe des compteurs Les compteurs servent à mesurer le nombre d’impulsion qui arrivent sur l’entrée de comptage Les compteurs sont constitués.
Logique séquentielle.
1. Logique combinatoire vs Logique séquentielle
La Logique séquentielle ● Contrairement à la logique combinatoire elle permet de mémoriser des états binaires. ● Principe : ● Pour déterminer l'état présent.
Électronique Numérique
Transcription de la présentation:

05/03/06 11:49 Yannick Herve, Wilfried Uhring, Jihad Zallat 1 Électronique Numérique Chapitre 5 Fonction mémoire, comptage Brique de base stable, Caractérisation des fonctions mémoires,RS, RST (Clear/Preset), D latch, RS M/S, D edge, T, JK, …, Tables de transitions, Machines séquentielles asynchrones synchronisées (synthèse) Cours d’électronique numérique dispensé à l’ENSPS. Auteurs : Yannick Hervé - MCF HDR Université Louis Pasteur Wilfried Uhring - MCF Université Louis Pasteur Jihad Zallat – MCF Université Louis Pasteur

205/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Soit un système de vecteur d’entrée E et de sortie S Les états du vecteur d’entrée sont décomposés en ensembles Ei E s(t) s(t+dt) E 0 x 0 E 1 x 1 E 2 x x Après stabilisation Avant application de E Séquentiel Entrée appliquée au temps t FONCTION MEMOIRE FONCTION COMPTAGE E s(t) s(t+dt) E 0 x 0 E 1 x 1 E 2 x x E 3 x not(x) Comptage ou instable Si E 3 : S = 0, 1, 0, 1, 0 (oscillations à dt ou T secondes ) 000,001,010,011,100,... Mise à un Mise à zéro Système séquentiel : briques de base

305/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat E s(t) s(t+dt) E 0 x 0 E 1 x 1 E 2 x x On pose s(t+dt) = s*, (on omet le temps) D’après le théorème d’expansion de Shannon : A(E) B(E) s* s 0 1 not(s) Reset Set Mémoire Instable E S* S On a 4 fonctions à réaliser, dans le cas de la mémoire plus que 3, on va donc éliminer le cas A = 0, B = 1, (Reset, Set, Mémoire, pas d’instable) Arbitrairement, on choisi le codage suivant : Fonction mémoire : réalisation

405/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat On veut éviter A = 0 et B = 1, on va donc imposer : A = 0 implique B = 0 (1) ou B = 1 implique A = 1 (2) ou l’union de ces implications (3) (1) On pose A = R et B = R.S (2) On pose B = S et A = S + R (3) B = R.S et A = S + R Réalisations

505/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat S R s* s S R Q*Q* Q S R Q Q* 0 0 Q p Q* p On dit que R est prioritaire ou que la mémoire est prioritaire au 0 Circuits correspondants (1)

605/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat S R Q Q* 0 0 Q p Q* p On dit que S est prioritaire ou que la mémoire est prioritaire au 1 S R Q Q* Circuits correspondants (2)

705/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Circuit dit « sans priorité » : non utilisé Circuits correspondants (3)

805/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Dans certains ouvrages : « La combinaison R = S = 1 est interdite » «... dangereuse » «... provoque une sortie indéfinie » On remarque que : Q = not(Q*) sauf quand R = S = 1 Les trois mémoires sont identiques sauf quand R = S = 1 La combinaison intéressante est R=S=0 (mémoire) pour passer de R=S=1 à R=S=0 il faut passer par RS = 01 ou RS = 10 Si aucune précaution n’est prise (ce que l’on vient de faire) R = S = 1 provoque l’instabilité (faux dans les circuits du commerce) R = S = 1 est une combinaison «déconseillée» S=R=1 : Combinaison interdite ?

905/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Exemple : trois capteurs d’effraction : x,y,z deux capteurs d’extinction a,b et une sirène S Si x+y+z alors sirène, et si a.b alors plus de sirène Fct. Combi. S R Q Vecteur d’entrée Vecteur d’entrée X Trois groupes X S, X R, X M X S implique Q = 1 X R implique Q = 0 X M implique Q = Q p Il faut avoir X S inter X R inter X M = ensemble vide Combinaisons impossibles : simplification de X S OU X R OU X M Alors R=Expression de X R et S=Expression de X S Caractérisation des fonctions mémoires

1005/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat (x,y,z) Set = R(0,7), Reset = R(1,6), Mem = R(3,4), Phi = R(2,5) yz x S yz x R On a bien R.S = 0 S = x XOR z R = x.y.z + x.y.z Caractérisation : autre exemple

1105/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat S R Q Q* T T = 1: Mémoire classique T = 0 : force R=S=0 mémoire «gelée» Avantages : Préparer S,R puis T = 1 Isoler la mémoire des parasites Inconvénients : il faut T=1 un certain tps R=S=1 toujours gênant variation de T avec RS stable Mémoire RST

1205/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat S R Q Q* T Mise à 1 Preset = 0 Mise à 0Clear Il ne faut pas CLEAR=PRESET=0 CLEAR et PRESET sont des commandes asynchrones RTSRTS QQQQ C P Mémoire RST Clear/Preset : initialisation

1305/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Un circuit sait compté s’il permet de créer un diviseur de fréquence par 2, c’est-à-dire : Nombre de transitions en sortie = moitié de celles en entrée Essai : RST déclenchée par front montant de T (pour la démonstration) Si Q=0 il faut Q:0 1 quand T:0 1; il faut donc S=1 et R=0 Si Q=1 il faut Q:1 0 quand T:0 1; il faut donc S=0 et R=1 On peut faire R = Q et S = Q MAIS !! Si la mémoire ne fonctionne pas sur front de T mais sur niveau … RTSRTS QQQQ C P RST : Comptage ? (1)

1405/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat RTSRTS QQQQ C P Analyse réelle (sur niveau de T) Hypothèse : T=0, Q=0, Q*=1 d’où S=1, R=0 si T passe à 1 : Q=1, Q*=0 (d’où S=0, R=1) Q=0, Q*=1 (d’où S=1, R=0)..... La période dépend du temps de transfert dans la mémoire et est hors de contrôle de l’utilisateur : INSTABILITE LA MEMOIRE RST NE PEUT PAS FONCTIONNER EN COMPTEUR RST : Comptage ? (2)

1505/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat STRSTR QQQQ DTDT QQQQ RST avec R = S Si T = 0 les sorties sont «gelées» Si T = 1 recopie de D sur Q Comme la RST : ne peut pas compter D T Q Q* 0 0 Q p Q* p 1 0 Q p Q* p D Remarque : circuits du commerce sans entrée asynchrone Mémoire D à verrouillage (verrou ou « latch »)

1605/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Mémoires : Problème de sensibilité aux parasites (a) Ne peut pas compter Solution à (a) : Sensible sur niveau et réduire la durée de ceux-ci Circuit sensible sur front de T (montant ou descendant) Structure maitre-esclave T EntréesSorties Mémoire sensible sur niveau Mémoire sensible sur niveau Les bascules (flip-flop)

1705/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat C DQ D-latch Sensible au niveau bas de C TT QiQi C M1M1 M2M2 mémoires M 1 gelée active gelée active gelée active M 2 active gelée active gelée active gelée Q i fixe = D fixe = D fixe = D Q = Qi fixe = Qi fixe = Qi fixe Passage de l’info entre M 1 et M 2 = comportement sur fronts 1 er flip-flop à triodes : 1906 Maitre-esclave : explication

1805/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Voir TD N o 4 Par association de mémoires : Exemple Bascule D (edge-triggered) DHDH QQQQ RSRS QQQQ RSRS QQQQ RSRS QQQQ D H Q &  Sensibilité sur front

1905/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat DHDH QQQQ Maitre-esclave à capture des entrées ou M/S Data Lock Out DHDH QQQQ D H Q Les données sont capturées sur le front montant de l’horloge et sont répercutées sur les sorties au moment du front descendant Maitre - esclave + front

2005/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat C DQ DD TTQ DT-ME peut elle compter ? (voir transparent n o 13) Analyse : Si D = 1 : au front descendant de C Q passe à 1 et D à 0 AU PROCHAIN FRONT DE C Q passe à 0 et D à Inversion de la sortie à chaque période d’horloge (sous contrôle utilisateur) = comptage Bascule RST-ME et DT-ME

2105/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Q recopie D sur le front de actif (D comme Data ou Donnée) DHDH QQQQ DHDH QQQQ Si D = Q on a un diviseur de fréquence par 2 H Q Bascule D-edge (ou bascule D)

2205/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat (T comme Toggle) THTH QQQQ Si T = 0 la sortie est «gelée» Si T = 1 la sortie est inversée à chaque front actif (diviseur de fréquence par deux) N’existe pas en tant que tel dans les catalogues !! Bascule T-edge (ou bascule T)

2305/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat (Sous réserve :JK comme Jack / King, sortie Q comme Queen) RS sur front «améliorée» J K Q Q 0 0 Q p Q p Q p Q p JHKJHK QQQQ H Mémorisation Mise à 1 Mise à 0 Toggle Toujours sensible sur front Bascule JK

2405/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Mémoires (Latches) RS ou anti-rebond (voir TP) RST DT latch ou verrou Bascules (Flip-flop) RST/ME et DT/ME D ou D-edge T pas fabriquée JK/ME JK sur front implicitement JK Data lock out Une mémoire ne peut pas compter !!! Récapitulatif

2505/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Définition : On appelle t xy la transition de la sortie du niveau x au niveau y provoquée par le front d’horloge. 4 cas possibles : t 00 t 01 t 10 t 11 Table de transition : les niveaux qui doivent être présents sur les entrées pour provoquer la transition voulue au front d’horloge. t 00 t 01 t 10 t 11 D t 00 t 01 t 10 t 11 T Table de transition d’une bascule Bascule D : Bascule T :

2605/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat t 00 t 01 t 10 t 11 JK t 00 mise à 0 01 mémorisation t 01 mise à 1 10 toggle t 10 mise à 0 01 toggle 11 t 11 mise à 1 10 mémorisation Table de transition : bascule JK Bascule JK :

2705/03/06 11:49Yannick Herve, Wilfried Uhring, Jihad Zallat Problème : valider le bouclage des variables internes sur un front d’horloge. Moyen : forcer les variables internes comme des sorties de bascules EntréesSorties H ? fonction combinatoire Variables internes Machines séquentielles asynchrones synchronisées

2805/03/06Yannick HERVE (ENSPS) AB xy XY AB xy A fct. combi. S B X Yy x Chercher l’équation combinatoire liant X,Y à A,B,x,y Synthèse Détecteur de sens : matrice d’excitation

2905/03/06Yannick HERVE (ENSPS) Idem méthode d’huffmann : Au moment de la table d’excitation choix d’une bascule, remplissage avec la table transition, calcul des fonction à mettre à l’entrée des bascules pour obtenir ces transitions AB d 1 d Détecteur de sens AB t 01 t 00 t 00 t 00 t 11 t 11 t 10 t 11 d 1 d Q1Q1 t 00 t 01 t 10 t 11 D AB Q 1 Q D1D1 D 1 = f(A, B, d 1, d 2 ) Mach.Séq.Asynch.Synchr. : synthèse