Circuits intégrés Zoom sur le cœur des circuits intégrés…

Slides:



Advertisements
Présentations similaires
Yassine Lakhnech Prof. UJF Verimag
Advertisements

Japon Corée du Sud Chine Taïwan Hong Kong Singapour Corée du Nord
La démarche de projet La réalisation de A à Z d’un objet technique 1
TECHNOLOGIE DES ORDINATEURS
Du calculateur à l’ordinateur
« 1.1. Introduction aux automates »
Architecture des processeurs généralistes haute performance
Test de Systèmes Intégrés Digitaux et Mixtes
Enseigner la technologie
Une mutation technologique majeure
ENST Paris – COMELEC – Jean Provost
ENST Paris – COMELEC – Jean Provost
Les entreprises transnationales
Les TESTS STATISTIQUES
A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé
Froggy simule déjà la prochaine machine !
ACTIVITES MENTALES Collège Jean Monnet Question 1 Donne un encadrement à lunité de 99,61.
Flow de conception (4h)-demo
Optimisations des performances
I L’iPod, un produit mondialisé
LE SCHÉMA DE PRINCIPE ET LE SCHÉMA DE CONSTRUCTION
LAGAISE François DIERICK Sébastien
Problématique « utilisation »
2 LES DIFFERENTS EXEMPLES 2.1 LA LOCALISATION 2.2 LE DOUBLE BATTEMENT
Architecture des Ordinateurs
Département fédéral de lintérieur DFI La Suisse puissance scientifique Enjeux internationaux CF Pascal Couchepin - Président de la Confédération 17 Janvier.
TD – Conception d’un panneau en composite (Pre-preg)
Institut d’Electronique du Solide et des Systèmes (InESS)
Projets Réaliser un projet, c’est avant tout faire…, mais c’est aussi
Techniques de test Boulanger Jean-Louis.
SCIENCES DE L ’INGENIEUR
Introduction Objectifs du cours Évaluation Références
Introduction IFT6800 Jian-Yun Nie.
Gordon Moore 3 janvier 1929 en Californie -
Modélisation de la lecture grâce à un modèle connexionniste
Henda Djeridi & Stéphane Guillet
Architecture des ordinateurs, Environnement Numérique de Travail
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Options d’implémentation.
Cours 1 1 Java. Cours 1 2 Plan général 1.Introduction 2.Les types primitifs, évaluation d’expressions 3.Instructions for, if…. 4.Introduction de l’objet,
André Seznec Caps Team IRISA/INRIA 1 Processeurs Hautes Performances Panorama et Nouveaux Défis André Seznec IRISA/INRIA
MICROLOR Le savoir partagé
On a pas fini de se secouer les puces …
Les Processeurs.
INF8505: processeurs embarqués configurables
Les systèmes mono-puce
Test et Testabilité des Circuits Intégrés Digitaux
ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.
Droites parallèles.
L’ Asie orientale et son intégration dans l’espace mondial
Le petit climatiseur DTFI 9021
INTRODUCTION.
Solution ERP pour la société CHAUSSFUN
INTRODUCTION.
Année 2006 – 2007 ENSEA © Emeric Rollin
Electronique Numérique 2
Robert W. Noyce Biographie de Robert W. Noyce Né le 12 décembre 1927 à Burlington en Iowa Mort le 3 juin 1990 à l’âge de 62 ans d’un arrêt.
Architecture des ordinateurs, Environnement Numérique de Travail
ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.
Présenté par: EL KORRI Oumaima Et BENFDIL Hamza Le 25/09/2012
TECHNOLOGIES & METHODES
A.M.A.P. Accessoires Magnétiques Automobiles Publicitaires Système automatisé de préparation de patins.
1 Grid, Virtualisation, et HPC Bernard Ourghanlian CTO & CSO – Microsoft France.
Problématique « utilisation » Fonctionnalités Performance Consommation Fiabilité Prix du produit Sept ,000.
On trace 2 cercles de même rayon dont les centres sont A et B,
Le système informatique
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
Entretiens Louis le Grand 29 et 30 août Entretiens Louis le Grand – 29 et 30 Août 2005 Étude de cas CS  Jacques DUYSENS (CS Communication & Systèmes)
8Gsps Track & Hold CMOS 65nm Projet « ALMA Track & Hold » Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Transcription de la présentation:

Circuits intégrés Zoom sur le cœur des circuits intégrés… Pascal.Benoit@polytech.univ-montp2.fr

Circuits intégrés Comment fabrique-t-on ces circuits? Zoom sur le cœur des circuits intégrés… Comment fabrique-t-on ces circuits? Pascal.Benoit@polytech.univ-montp2.fr

Processus de fabrication Découpage du Wafer Photolithographie Découpage des CI Encapsulation Bonding Pascal.Benoit@polytech.univ-montp2.fr

Grandes zones technologiques hors Europe Portland New-York Oregon Californie Tsukuba Texas Albany EastFishkill Pékin USA Japon Austin Dallas Shanghai Hsinchu Seoul Chine Corée Taiwan Coût d’une usine « Nano-CMOS » > 5 000 000 000 $ Pascal.Benoit@univ-montp2.fr

Investissement > Milliards $ Europe: Wafer Lines Course à l’intégration : Performances Coûts Qui ? Où ? Combien ? x nm ? Intégration 3D : SIP ? Crolles Investissement > Milliards $ Pascal.Benoit@univ-montp2.fr

Worldwide Semiconductor competition Pascal.Benoit@univ-montp2.fr

Worldwide Semiconductor competition Pascal.Benoit@univ-montp2.fr

Conception & Fabrication Processeur Multimédia … F = 500 MHz P = 1 Watt Cahier des charges / Spécifications du circuit Dessin des masques Processus de Conception Ingénieurs Processus de Fabrication Circuit Fondeur Test de production Produit Final Pascal.Benoit@polytech.univ-montp2.fr

Evolution technologique Intel 4004 10um (10000nm) 2300 transistors 1971 Intel Core i7 32nm 2010 1170 millions de transistors!!! 39 ans plus tard… Dessin des masques « à la main » Conception Assistée par Ordinateur Pascal.Benoit@polytech.univ-montp2.fr

Loi de Moore et conséquences… Pascal.Benoit@univ-montp2.fr

Ordres de grandeur Processeurs GPU FPGA Pascal.Benoit@univ-montp2.fr

Loi de Moore et conséquences… Petit calcul… Le masque d’1 transistor, c’est grossièrement l’intersection de 2 segments de droites perpendiculaires. Si on suppose qu’il faut 10s pour tracer à la règle ces 2 segments, combien de temps faudrait-t-il pour dessiner 1 milliard de transistors? Réponse 115740 jours, soit 317 ans à temps plein, rien que pour le dessin des masques, sans compter le temps qu’il faudrait pour définir les fonctionnalités du circuit, puis la manière de connecter les transistors, et vérifier qu’il n’y a pas d’erreurs sur le dessin! Comment faire pour concevoir plus rapidement un circuit intégré? ABSTRACTION AUTOMATISATION Pascal.Benoit@univ-montp2.fr

Illustration de la loi de Moore ARM 9 180 nm 11.8 mm2 130 nm, 5.2 mm2 90 nm, 2.6 mm2 65 nm 1.4 mm2 45 nm 0.7 mm2 32 nm 0.4 mm2 28 nm 0.2 mm2 Pascal.Benoit@univ-montp2.fr

Calcul parallèle hautes performances Supercalculateur du CINES 2010 : 267 T Flops (SGI ICE) 23040 circuits INTEL Xeon 3 Ghz Calcul parallèle hautes performances ENERGIE TERA PETA HEXA 10 ans Cerveau humain : … Milliards de neurones 1 kHz , 20 W Entre 10 Tflops et 1 Hflops! Pascal.Benoit@univ-montp2.fr

Complexité des systèmes Pascal.Benoit@univ-montp2.fr