Chapitre 5 Test de circuits séquentiels

Slides:



Advertisements
Présentations similaires
E-learning Evolutif Albarelli Corinne Behem Patrice Guillot Jérôme
Advertisements

Chapitre 2 Modélisation de Fautes
Chap. 4 Recherche en Table
Machines séquentielles
La Couche Réseau.
« 1.7. Fonction mémoire et différents types de logiques »
Applications de GdX Coordinateur thématique : Christophe Cérin
Test de Systèmes Intégrés Digitaux et Mixtes
Spécification et qualité du logiciel
LIRMM 1 Journée Deuxièmes années Département Microélectronique LIRMM.
J. Paul Gibson Bureau A 207, Le département LOgiciels-Réseaux
Organiser des Tests dans un projet
Analyse de la tâche et méthode des scénarios
Les démarches de développement
L’utilisation des Normes ISO 9001 et ISO 9004 dans la démarche qualité
Sequence Memorisation Unitaire
Langage SysML.
INITIATION AU GRAFCET E. HELLOT lycée P. Duez.
UNIVERSITE DES SCIENCES ET DE LA TECHNOLOGIE D’ORAN
Les Cas d’utilisation.
©2008 Landrault 1 Christian LANDRAULT Laboratoire dInformatique, de Robotique et de Microélectronique de Montpellier (LIRMM) ANALYSE.
ELE6306 Tests de Systèmes Électroniques
Heuristiques A. Introduction B. Recherche d ’une branche
Cours #8 Flot de conception d’un circuit numérique
Résolution des Équations Différentielles
Algorithmique et Programmation
TD Table traçante - Porte stylo Simulation d’injection plastique pour valider la conception MoldFlow Plastics Advisers version 8.0.
Modèle, Méthode et Conception
Le Guide d ’Etude des Modes de Marche et Arrêts.
IGL301 - Spécification et vérification des exgiences 1 Chapitre 2 Le processus dingénierie des exigences (ref : Bray chapitre 2)
Planification de trajectoires par échantillonnage
Présentation du mémoire
Test dun Réseau sur puce générique (generic Network on Chip) Présenté par: David Bafumba-Lokilo & Silvio Fornera.
Plan Introduction Méthode Time-Frame Algorithme Essential
Mise en oeuvre des MMCs L'utilisation des MMCs en reconnaissance des formes s'effectue en trois étapes : définition de la topologie de la chaîne de Markov,
TEST ET TESTABILITE DES CIRCUITS INTEGRES DIGITAUX
Standard Template Library
Logique séquentielle.
INSTRUCTIONS COMPLEMENTAIRES ROLE DES DIFFERENTS ELEMENTS
Structures de données IFT-2000 Abder Alikacem La récursivité Département d’informatique et de génie logiciel Édition Septembre 2009.
LA DEMARCHE D’INVESTIGATION EN SCIENCES
Banc d’essai pour un circuit combinatoire
Chapitre 3 Simulation de Fautes
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Implémentation d’un.
Supports de formation au SQ Unifié
Vérification dans le cycle de vie GEF492A 2014 Référence: [HvV §14.2, 14.9] Capt Vincent Roberge Collège Militaire Royal du Canada Génie électrique et.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Banc d’essai pour un.
Test et Testabilité des Circuits Intégrés Digitaux
Chapitre 5 : Les circuits séquentiels
Travaux Pratiques Optimisation Combinatoire
François CARCENAC,Frédéric BONIOL ONERA-DTIM Zoubir MAMMERI IRIT
Présentation AICHA REVEL INGENIEUR D’ÉTUDE STERIA DEPARTEMENT TRD
LIRMM, MONTPELLIER, FRANCE FTFC 2003 Définition d’une métrique d’insertion de buffers X. Michel, A. Verle N. Azémard, P. Maurine, D. Auvergne Paris, France.
Les FPGA « Field Programmable Gate Array »
Recherches locales et méta-heuristiques
Introduction et Généralités sur l’Algorithmique
Soutenance de Stage DEA / DESS
ELE6306 : Test de systèmes électroniques Adaptation d’une interface de communication pour implants en vue du test Laurent Aubray, Dominique Pâquet-Ferron.
Alberto Bosio Chapitre 5 ATPG Alberto Bosio 1.
Méthode des moindres carrés (1)
Compression de données de test : Réduction du nombre de broches et gain en temps de test Julien DALMASSO, Marie-Lise FLOTTES, Bruno ROUZEYRE {dalmasso,
ELE6306 : Test de systèmes électroniques Test intégré et Modèle de faute de délai Etudiante : S. BENCHIKH Professeur : A. Khouas Département de génie électrique.
Chapitre 2 Rappels objet et Présentation des diagrammes UML
Chapitre 2 Rappels objet et Présentation des diagrammes UML
AMDEC AMDEC : Analyse des modes de défaillances, de leurs effets et leurs criticités Origine: 1950 : USA (FMECA) 1970 : Europe.
Projet National MIKTI-Thème V Evaluation & Maintenance des Ponts Mixtes Bilan de la Tranche 1 Programme de la Tranche 2.
Systèmes Logiques Chapitre 5: Les registres et les compteurs
A. Lebrun. Principe de base Dans la logique combinatoire, les sorties dépendent des différentes entrées et peuvent être calculées par l’algèbre de Boole.
LE PROJET EN TERMINALE.
Novembre 2003 Simulation numérique en vibro-acoustique par couplage de deux codes parallèles Unité de Recherche Calcul à Haute Performance François-Xavier.
Transcription de la présentation:

Chapitre 5 Test de circuits séquentiels Arnaud Virazel virazel@lirmm.fr 1

Test de circuits séquentiels : les difficultés Le test d’une faute nécessite en général plusieurs vecteurs problèmes structurels les cycles la profondeur séquentielle les chemins reconvergents la sortance des bascules Idem combinatoire

Test de circuits séquentiels : les difficultés problèmes comportementaux la densité d’états valides la fonctionnalité

Modélisation du circuit Entrées Primaires x(t) Sorties Primaires z(t) Pseudo-Sorties Primaires (PSP) Y(t) Pseudo-Entrées Primaires (PEP) y(t) Horloge Eléments mémoire Bloc combinatoire C

Modélisation du circuit Représentation par tranche de temps : Le circuit est vu comme une succession de circuits (combinatoires) dans le temps Les éléments de mémorisation du circuit original sont modélisés comme des pseudo-éléments combinatoires de mémorisation qui font le lien entre les différentes copies temporelles de la partie combinatoire

Modélisation du circuit

Séquence de test nombre de vecteurs de la séquence égal au nombre de tranche de temps nécessaires Etat d’excitation Séquence d’initialisation Séquence de propagation Etat initial Etat de détection Séquence de test totale

Génération automatique Les générateurs basés sur l’analyse topologique du circuit Les générateurs utilisant la simulation du circuit

Analyse topologique du circuit «Forward time processing» «Backward time processing»

Analyse topologique du circuit En général utilisation couplée des techniques de «forward» et «backward time processing» Utilisation du « D algorithme » pour la partie combinatoire Procédures spécifiques pour améliorer : l’étape de justification (justification d’états) l’étape de sensibilisation

Les générateurs basés sur la simulation de fautes Choix d’un vecteur d’essai et simulation Des fonctions de coût évaluent si le vecteur est intéressant pour la détection ou pas (nbre de bascules non spécifiées, nbre de portes restant à traverser pour l’erreur, ...)

Les générateurs basés sur la simulation de fautes Eventuellement modification graduelle du vecteur pour améliorer les fonctions de coût Permettent de travailler sur des circuits plus «gros» Les algorithmes génétiques appartiennent à cette famille En général couplé avec des algorithmes topologiques

Génération au niveau fonctionnel Vérifier la fonctionnalité pour laquelle le circuit a été conçu (Test fonctionnel) Parfois la seule solution envisageable si l’on ne connaît pas la structure interne du circuit Très difficile de garantir un taux de couverture

Génération au niveau fonctionnel Ne permet pas de détecter certaines défaillances, en particulier lorsque les fonctionnalités ne sont pas vérifiées avec tout l’espace des données manipulées Mais il existe des méthodes de test fonctionnel mieux adaptées que le test déterministe lorsque les structures sont très régulières (Mémoires)