9 décembre 2014J.Callot L.Piedfort1 Chapitre_4 K60 Caches MMU.

Slides:



Advertisements
Présentations similaires
Module Systèmes d’exploitation
Advertisements

Fonctionnement d’une machine à pile :
Informatique Deug2 Sciences Eco S. Maabout 2004/2005.
Structures de données et complexité
Sécurité informatique
GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes d’exploitation
auxiliaires ou mémoires de masse ou alors secondaire).
Simple OS La Pagination
Gestion de la mémoire Chapitre 3.
Chapitre 4 Gestion de la Mémoire
Caches 1 Référence à un mot Xn dans le cache Mémoire Centrale Mémoire Centrale UC X4 X1 Xn-2 Xn-1 X5 X3 X4 X1 Xn-2 Xn-1 X5 X3.
Le jeu d ’instructions Introduction Un jeu d ’instruction classique
Mémoire & Processus Cours SE - SRC
Les structures de données
Paramètres et pointeurs
Architecture de machines La mémoire
Architecture de machines La mémoire
Cours d’initiation en Informatique
Les systèmes à microprocesseur
ROLE DES DIFFERENTS ELEMENTS
Mémoire cache ou antémémoire
Système d’exploitation : Assembleur
Gestion de la Mémoire Bases Swapping Allocation Contigue Pagination
Architecture de base d’un ordinateur
II. Chaînage, SDD séquentielles
TRANSMISSION DES DONNEES.
Les mémoires :. Mémoriser Enregistrer Conserver Restituer.
Architecture des Ordinateurs
LES MEMOIRES.
Le modèle de référence OSI
Le Système Processeur David Saint-Mellion.
LES FICHIERS Un exemple : Unix.
Allocation de mémoire Allocation de mémoire.
LES SYSTEMES AUTOMATISES
Configuration Audacity Menu Edition préférences. Préférences Configuration pour minimiser la taille des fichiers mp3.
Hiérarchie de la mémoire
INFORMATIQUE Plan des séances.
Chapitre 9 : Mémoire virtuelle
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Informatique 1. Les applications de l’informatique
Gestion de Fichiers GF-3: Structures d’Enregistrements, Acces Sequentiel et Direct, Manipulation de classes en C++ (Base sur des segments des Chapitres.
Objectifs A la fin de ce chapitre, vous pourrez : présenter l'utilisation d'opérations de chargement de données par chemin direct décrire l'utilisation.
9 décembre 2014J.Callot L.Piedfort1 Chapitre_1 K60 Evolution des machines Introduction au K60 Liaison série.
Les Machines RAM.
SYSTÈME D’EXPLOITATION I
Novembre 2014J.Callot L.Piedfort1 TP1 Enoncé. novembre 2014J.Callot L.Piedfort2 Objectifs Générer un environnement de travail avec Code Warrior Prendre.
Construction d'une hiérarchie mémoire faible consommation
Structure de stockage et relations
02/10/2013JC LP MD1 COURS_3. 02/10/2013JC LP MD2 Direct Memory Access DMA.
21/10/2008 SYSTEME INFORMATIQUE.
DMA MEM MEM Enoncé polling novembre 2014J.Callot L.Piedfort1.
Architecture matérielle Qu’est ce qu’un ordinateur ?
16 décembre 2014J.Callot L.Piedfort1 Chapitre_3 K60 DMA.
Ce chapitre traite de la gestion de la mémoire dite centrale ou principale des machines à un seul processeur. On trouvera successivement : l'organisation.
Architecture et technologie des ordinateurs II
Taper sur Echap pour sortir à tout moment. Cliquer ici pour la suite Cliquer ici pour la suite.
Architecture et technologie des ordinateurs II
Chapitre 3 L’accès aux données.
Ordinateurs, Structure et Applications
Traitement de texte : notions avancées
Memoire.
ARCHITECTURE DE L’ORDINATEUR Victor Alibert, ‘ZIo’ (avec l’aide des diapos de « night »)
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Architecture d'un automate programmable
CSI 3531 Systèmes d’exploitation Nathalie Japkowicz 1.
Systèmes à microprocesseur Les mémoires
Ce videoclip produit par l’Ecole Polytechnique Fédérale de Lausanne
Ce videoclip produit par l’Ecole Polytechnique Fédérale de Lausanne
Ce videoclip produit par l’Ecole Polytechnique Fédérale de Lausanne
Transcription de la présentation:

9 décembre 2014J.Callot L.Piedfort1 Chapitre_4 K60 Caches MMU

caches 9 décembre 2014J.Callot L.Piedfort2

9 décembre 2014J.Callot L.Piedfort3 Principe des caches

9 décembre 2014J.Callot L.Piedfort4 Eléments d’un cache

9 décembre 2014J.Callot L.Piedfort5 Mémoire associative

9 décembre 2014J.Callot L.Piedfort6 Cache indexé

9 décembre 2014J.Callot L.Piedfort7 Exemple Soit une machine 32 bits Cache 64Ko Ligne de cache 4 mots de 32 bits (bloc) Donner –Nombre de bits du bloc –Nombre de bits de l’index –Nombre de bits du tag

9 décembre 2014J.Callot L.Piedfort8 Remarques Principe de localité Choix de la taille du bloc Cohérence cache/mémoire centrale –Write_through –Write_back Problème du cache plein –LRU Least Recently Used –First in first out –Random –…….

Cohérence cache/mémoire centrale –write_through lorsqu’une ligne est modifiée dans le cache il y a mise à jour simultanée du niveau mémoire inférieur –Write_ back la recopie n’aura lieu que lorsque la ligne sera éjectée du cache –Lorsque l’UC veut écrire une ligne absente du cache Write allocate: la ligne est chargée dans le cache avant modification (en général associé au write back) No write allocate: la ligne est modifiée directement en mémoire et pas chargée dans le cache (associé en général au write through) 9 décembre 2014J.Callot L.Piedfort9

9 décembre 2014J.Callot L.Piedfort10 Cache du PDP11/70

9 décembre 2014J.Callot L.Piedfort11 Cache du (unifié)

9 décembre 2014J.Callot L.Piedfort12 Cache du (split)

9 décembre 2014J.Callot L.Piedfort13 Snoopy du 88000

9 décembre 2014J.Callot L.Piedfort14 Snoopy du 88000

9 décembre 2014J.Callot L.Piedfort15 Snoopy du 88000

9 décembre 2014J.Callot L.Piedfort16 Snoopy du 88000

9 décembre 2014J.Callot L.Piedfort17 Snoopy du 88000

9 décembre 2014J.Callot L.Piedfort18 Snoopy du 88000

9 décembre 2014J.Callot L.Piedfort19 Snoopy du 88000

9 décembre 2014J.Callot L.Piedfort20 Snoopy du 88000

Cache K60 9 décembre 2014J.Callot L.Piedfort21

Cache K60 9 décembre 2014J.Callot L.Piedfort22

9 décembre 2014J.Callot L.Piedfort23 Memory Mamagment Unit

9 décembre 2014J.Callot L.Piedfort24 Rôle d’un MMU Gestion de la mémoire Transformer une adresse logique en adresse physique Assurer des protections

9 décembre 2014J.Callot L.Piedfort25 Evolutions L’utilisateur gère sa mémoire physique (notion de loader avec calcul de toutes les adresses avec des adressages absolus) Adressage relatif qui facilite l’implantation en mémoire Notion d’overlay Gestion mémoire par segmentation, segments de taille variable ( problème de garbage collector) Gestion mémoire par pagination, pages de taille fixes Gestion mémoire avec des pages de tailles différentes pour des applications embarquées

9 décembre 2014J.Callot L.Piedfort26 MMU 68040

9 décembre 2014J.Callot L.Piedfort27 ATC 68040

MPU du K60 9 décembre 2014J.Callot L.Piedfort28

MPU du K60 9 décembre 2014J.Callot L.Piedfort29

Généralités 16 jeux de descripteurs de régions Chaque jeu dispose de 4 registres de 32 bits Chaque région peut aller de 32 bytes à 4 Gbytes 9 décembre 2014J.Callot L.Piedfort30

MPU du K60 (word 0) 9 décembre 2014J.Callot L.Piedfort31

MPU du K60 (word 1) 9 décembre 2014J.Callot L.Piedfort32

MPU du K60 (word 2) 9 décembre 2014J.Callot L.Piedfort33

MPU du K60 (word 2) 9 décembre 2014J.Callot L.Piedfort34

MPU du K60 (word 3) 9 décembre 2014J.Callot L.Piedfort35