Plan d’évaluation FPGA

Slides:



Advertisements
Présentations similaires
Du Software au Hardware
Advertisements

Checkpoint et Rollback pour systèmes multi-core (1/2)
J. Borel JB-R&D OCOVA La Plateforme ASTEP (Altitude See Test European Platform); objectifs et mission. Joseph Borel J.B.- R&D
Préparation d’une séquence pédagogique
distance, déplacement et vitesse
TCS – CCNA École Duhamel Année
11ème Rencontre des Electroniciens de Midi-Pyrénées
1 FORMATION IN2P3 FORMATION IN2P3 Ecole dElectronique Numérique de Cargèse 28 Septembre – 4 Octobre 2003.
© Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite.
APPROVISIONNEMENT ET QUALITE DES VACCINS
Thème « Modélisation comportementale des Systèmes critiques »
Flow de conception (4h)-demo
Journée du Groupe Thématique « Test et Tolérance » Amélioration du Rendement et Fiabilité des Mémoires Marseille, 6 mai 2010 GDR SoC – SiP P. Girard –
Circuits Logiques Programmables
Séminaire national 26 septembre 2012
Prise en compte des effets des radiations sur les CAN:
CCT : Les Convertisseurs A / D
Plan de la présentation
Cours #3 Technologies de logique programmable
Les besoins en CAN pour les applications d'imagerie
Méthodologies de test pour un FPGA
David Pauli EPF Lausanne 2008
Plan Introduction Architecture des FPGA Modèles des fautes
C. Concrétiser votre Innovation Objectifs Soutenir linnovation par une offre de service globale : montage du projet, aide à la conception, aide.
DTS/AQ/QCP/CE - Florence FOS - 28 mai 2002 CCT Convertisseurs Analogiques / Numériques dans les applications spatiales 1 Synthèse des évaluations des CAN.
Tous droits réservés © Alcatel Space Industrires All rights reserved DPT/Nom Fichier/ 3/29/ Centre de Compétence Technique CNES FPGA ALCATEL Space.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Options d’implémentation.
Tenue aux radiations des composants Logiques et Interfaces
1 Projet Star Tracker pour les missions ESEO-ESMO.
CCT 15 Séminaire « les composants logiques et d ’interfaces » 09/10/2001 Les composants Logiques et d’Interface dans Microsat 1. Taux d ’introduction dans.
MICROLOR Le savoir partagé
Centre d’Électronique et de Micro-Optoélectronique de Montpellier
Réalisation de filtres à réseaux résonnants ultra-sélectifs en longueur d’onde LAAS-CNRS: Stéphan Hernandez, Olivier Gauthier-Lafaye, Laurent Bouscayrol,
POLITIQUE CONVERTISSEURS ANALOGIQUE-NUMERIQUE 1 CCT CNES – 28 mai 2002.
Power PC embarqués et accélérateurs matériels pour des cibles de type FPGA Julien Dubois.
© Astrium 11 Décembre 2001 FPGA Page 1 CCT sur les FPGA.
Les systèmes mono-puce
1 Cliquez ici pour avancer Ici pour reculer Ch.Dupaty 11/97.
Synthèse et implémentation d’un circuit combinatoire
Implantation de processeurs dans les FPGA et ASIC
Introduction au VHDL - R.WEBER - Polytech'Orleans
Réseaux pré-diffusés programmables par l’utilisateur: FPGA
Construction d'une hiérarchie mémoire faible consommation
CIRCUITS LOGIQUES PROGRAMMABLES
OMD et aflibercept : études VISTA et VIVID (2)
Les Composants Logiques et d’Interfaces. 9 Octobre 2001 © astrium 2 La Stratégie Astrium SAS Vélizy Les Composants Logiques l Série 4000 : -Composants.
1 Université Henri Poincaré, Nancy 1 La préemption appliquée aux FPGAs Soutenance de rapport bibliographique de DEA Faculté des Sciences Vandoeuvre-lès-Nancy.
Les FPGA « Field Programmable Gate Array »
INTRODUCTION.
APPLICATIONS Convertisseur ΣΔ.
1 Evaluer l’innovation Travaux en cours Marielle Riché.
DTS/AQ/QCP/CE - Florence FOS - 28 mai 2002 CCT Convertisseurs Analogiques / Numériques dans les applications spatiales 1 SEMINAIRE LES CONVERTISSEURS ANALOGIQUES.
Composants à réseaux logiques programmables
exp –BS Innovation Management and Technology Marketing Politique de l‘Innovation du DLR pour la coopération Industrielle Centre Aérospatial.
Thématiques calculs Prédiction de l’amortissement dans les structures spatiales D. Néron, P. Ladevèze, A. Caignot, N. Moustaghfir R&T CNES/ASTRIUM-ST Damping.
Afin d'obtenir des particules à des énergies plus élevées, les performances des accélérateurs conventionnels progressent en affichant de plus en plus d’efficacité.
DTS/AQ/QCP/CE - Florence FOS - 09 octobre 2001 CCT Composants Logiques et Interfaces 1 SEMINAIRE LES COMPOSANTS LOGIQUES ET D ’INTERFACES AGENDA 10h30.
Problématique « utilisation » Fonctionnalités Performance Consommation Fiabilité Prix du produit Sept ,000.
Détecteurs semi-conducteurs Journée instrumentation, 23 novembre 2015.
Protection anticorrosion
CEA DSM Irfu 29 / 12 / Christophe Cara - Développement d’un SoC LEON Séminaire ‘instrumentation’ FPGA intégrant un microprocesseur Développement.
Y. Zoccarato – Journée d’étude sur les détecteurs diamant– 9 Juin 2015 Moniteur ultra-rapide pour étiquetage temporal en hadronthérapie L. Caponetto, X.
Quelques rappels (I) Problèmes de radiation par dommages au siliciumProblèmes de radiation par dommages au silicium le plus simple. Exprimé en rads ou.
Tests d’Irradiation du Circuit Omegapix2 Olivier Le Dortz, LPNHE Paris PPS Weekly Meeting 3 avril
L.LETERRIER – SCATS Sixteen Channel Absolute Time Stamper Journées VLSI PCB FPGA IAOCAO IN2P3 C. Beigbeder 1, D. Breton 1, S.
Journées VLSI 2010 Activité PCB IPNL VLSI 2010 W. TROMEUR.
Cliquez pour modifier le style du titre 1 Développements effectués en technologie IBM 130nm dans le cadre du chip FEI4 Patrick Breugnon, Denis Fougeron,
1/ Re-penser les architectures actuelles à l’aide

Technologies SoPC (System On Programmable Chip)
Transcription de la présentation:

Plan d’évaluation FPGA 2001-2002 Jeannot. Plan d’évaluation FPGA 2001-2002 Stratégie AQ-CNES Plans d’évaluations (Actel, Xilinx, Atmel) Conclusion.

Stratégie AQ-CNES Jusqu'à aujourd’hui, un seul fabricant à été utilisé : ACTEL  Il est indispensable de spatialiser d’autre sources (indépendance, diversification) Pour un certain nombre d’applications, un FPGA est préférable à un ASIC (System-on-Chip à base d ’IP, bus larges...) Les technologies ASIC état de l’art sont inaccessible pour le spatial : Asic sur WMP 8inch 0,35µm = ~1,7MF Asic sur WMP 12inch 0,18µm = TROP CHER !

Plan d’évaluation ACTEL Composant cible : RT54SX72S (HiRel, Rad Tolerant, 72 Kportes) Travaux prévus : Sensibilité SEU des I/O Sensibilité SET de la Logique Etude fiabilité des anti-fusibles Eventuellement, évaluation radiation de la techno commerciale.

Plan d’évaluation XILINX Composant cible : XQVR300-4CB228 (Hirel, Rad Tolerant, 300 Kportes) Travaux prévus : Sensibilité SEU des macro-fonctions (BRAM, DLL, Logic Blocks, I/O) Injection de SEU par Laser et FIB sur les structures critiques (PoR, I/O) Analyse de construction.

Plan de développement ATMEL Contrat CNES - ATMEL (ex-MHS) pour le durcissement aux radiations d’un FPGA commercial d ’ATMEL-US Composant cible : AT40K40AL Techno ASIC MH1RT (CMOS 0,35µm) ; 3,3 V ; 100 MHz ; SRAM Based ; Free RAM ; Jusqu’à 384 I/O (MQFP et CLGA) Objectif : 200 Krad(Si) Immune SEU et Sel @ 100 MeV/mg/cm² Cellules FPGA pour la prestation ASIC

 A fait ces preuves ; OTP  Programmation délicate ; OTP Conclusion ACTEL  A fait ces preuves ; OTP  Programmation délicate ; OTP XILINX  Technologie et performances  Techniques de durcissement délicates à mettre en oeuvre ATMEL  Fabriqué en France = pas besoin de licence d’exportation  Pas encore disponible