Plan d’évaluation FPGA 2001-2002 Jeannot. Plan d’évaluation FPGA 2001-2002 Stratégie AQ-CNES Plans d’évaluations (Actel, Xilinx, Atmel) Conclusion.
Stratégie AQ-CNES Jusqu'à aujourd’hui, un seul fabricant à été utilisé : ACTEL Il est indispensable de spatialiser d’autre sources (indépendance, diversification) Pour un certain nombre d’applications, un FPGA est préférable à un ASIC (System-on-Chip à base d ’IP, bus larges...) Les technologies ASIC état de l’art sont inaccessible pour le spatial : Asic sur WMP 8inch 0,35µm = ~1,7MF Asic sur WMP 12inch 0,18µm = TROP CHER !
Plan d’évaluation ACTEL Composant cible : RT54SX72S (HiRel, Rad Tolerant, 72 Kportes) Travaux prévus : Sensibilité SEU des I/O Sensibilité SET de la Logique Etude fiabilité des anti-fusibles Eventuellement, évaluation radiation de la techno commerciale.
Plan d’évaluation XILINX Composant cible : XQVR300-4CB228 (Hirel, Rad Tolerant, 300 Kportes) Travaux prévus : Sensibilité SEU des macro-fonctions (BRAM, DLL, Logic Blocks, I/O) Injection de SEU par Laser et FIB sur les structures critiques (PoR, I/O) Analyse de construction.
Plan de développement ATMEL Contrat CNES - ATMEL (ex-MHS) pour le durcissement aux radiations d’un FPGA commercial d ’ATMEL-US Composant cible : AT40K40AL Techno ASIC MH1RT (CMOS 0,35µm) ; 3,3 V ; 100 MHz ; SRAM Based ; Free RAM ; Jusqu’à 384 I/O (MQFP et CLGA) Objectif : 200 Krad(Si) Immune SEU et Sel @ 100 MeV/mg/cm² Cellules FPGA pour la prestation ASIC
A fait ces preuves ; OTP Programmation délicate ; OTP Conclusion ACTEL A fait ces preuves ; OTP Programmation délicate ; OTP XILINX Technologie et performances Techniques de durcissement délicates à mettre en oeuvre ATMEL Fabriqué en France = pas besoin de licence d’exportation Pas encore disponible