LAr Upgrade Démonstrateur et l’implémentation d’IPbus

Slides:



Advertisements
Présentations similaires
Semaine 5 Couche Liaison de données Cours préparé par Marc Aubé
Advertisements

11 - Composants dun routeur. Sommaire 1)Sources de configuration externes 1)Composants de configuration internes et commandes détat associées.
11 - Composants d’un routeur
BTS SYSTEMES ELECTRONIQUES
Topic: CP Advanced Name: P. BRASSIER Department: A&D.
Contexte de la carte a réaliser
Introduction aux réseaux
Labview Programmation réseau Communication par sockets
NOTE : Pour faire évoluer le diaporama, si le clic de souris ne fait rien utilisez les touches du clavier : Pg up Pg down.
Acquisition capteur CMOS (Mimosa 26) en μTCA pour QAPIVI
Plan de développement Définition tensions alimentation et puissance associées Alimentation analogique & Alimentation numérique Définition connecteur mezzanine.
Réunion de collaboration du 9-10 Juillet 2008 J.L. Béney 1 Logiciel At  Client-Serveur Tcp/ip de la station autonome  Influence de l'architecture matérielle.
Chapitre 1: Réseaux Informatiques
Laurent Gross # 1 Contrôle, Acquisition de Données et Gestion des Erreurs du Tracker de CMS CMS France mars 2006 G. BaulieuIPNL – Lyon F. Drouhin.
Proposition d’une nouvelle acquisition pour CTF3-CLIC partie CO. Jean Jacquemier, Yannis Karyotakis, Jean-Marc Nappa,, Jean Tassan, Sébastien Vilalte.
Sommaire Dans ce chapitre, nous aborderons :
Jeu de Librairies Virtuelles « DLL » Windows pour la réalisation de programmes informatiques.
Projets liés à xTCA au LLR
Les listes de contrôle d’accès
Quelle connexion ? RTC, RNIS, ADSL, câble , Satellites ?
Advisor Advanced IP Présentation Télémaintenance Télésurveillance.
Universal Plug and Play. Idée Connecter tout: PCs, appareils intelligents, et appareils domestiques Computer partout: Universal Plug and Play connectivité.
Validation du protocole IPMI dans un châssis ATCA
Les Réseaux Informatiques Clients & Serveurs Le protocole FTP Laurent JEANPIERRE DEUST AMMILoR.
Groupe CTF3 Bilan Tourniquet Section 01 Date 9/12/2014
Les sockets.
Nicolas Dumont Dayot pour le groupe LAr du LAPP
1. Introduction Le traitement informatisé de données requiert un dialogue, une communication entre l’homme et la machine, et parfois, entre plusieurs.
PLAN Correction du RUSH 3
Système slow-control au LAPP
Les Réseaux Informatiques
Proposition d’une nouvelle acquisition pour CTF3-CLIC partie BI. Jean Jacquemier, Yannis Karyotakis, Jean-Marc Nappa,, Jean Tassan, Sébastien Vilalte.
Enhanced Queued Analog-to-Digital Converter eQADC Lecture d’un niveau de tension sur un potentiomètre de la carte CPU.
6 mois plus tard ….
M.D. 11-mai-2004Journées CMS-France Le système de monitorage de CMS-ECAL  Programme : Motivations Solutions techniques retenues Installation sur.
Journées collectives Projets/Labos/Dir-IN2P3 PHENIX F. Fleuret, LLR 05/07/20071 Journées Projets/Labos/Dir-IN2P3 PHENIX.
UE3-1 RESEAU Introduction
Plan de développement KM3NET1 Banc de caractérisation des modules optiques de KM3NET.
Les bases du protocole Modbus
CPPM Status et budget /09/ Contexte CPPM Le groupe ATLAS/CPPM a joué un rôle important dans le calorimètre Lar construction et premières.
LAr Upgrade Démonstrateur et l’implémentation d’IPbus 1 FRAGNAUD Jasmin - LAPP - JI /10/14.
Système d’acquisition de données
Online : Electronique ou informatique ? JI Online : Electronique ou informatique ?
Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 14/10/2013
Expérience ILC Informatique pour la R&D des détecteurs silicium par Diego Terront Expérience ILC Informatique pour la R&D des détecteurs silicium par Diego.
Meeting DVCS 2 Électronique d’acquisition et trigger Vendredi 18 décembre 2009 Magali Magne.
Synthèse: une journée dans la vie d'une requête Web 5: DataLink Layer5-1.
Formation diff avancée Ca va être bien ;).  Simplex: Unidirectionel  Full duplex: dans les deux sens  Half duplex: dans les deux sens, mais pas en.
1 M. Taurigna,,D. Charlet C. Paillé Ethernet Interface But de la R & D : Intégrer un interface Ethernet dans un FPGA avec le minimum de composant externes.
Intégration du SPECS dans le système de contrôle de LHCb Patrick Robbe, LAL Orsay, 29 Sep 2008 Dominique BRETON, Daniel CHARLET, Claude PAILLER, Eric PLAIGE,
Premiers pas vers l’upgrade du système de déclenchement d’ATLAS : le démonstrateur LArg 1 Nicolas Dumont Dayot/Jasmin Fragnaud- Réunion jeudi LAPP - 20/11/14.
Contrôle, configuration et acquisition de données à l’Irfu Laboratoire d’Ingénierie Logicielle pour les Applications Scientifiques.
1 / 35 Acquisition de capteur CMOS (Mimosa 26) en μTCA Loup Balleyguier Journées VLSI PCB FPGA Juin 2014.
Y. Zoccarato – Journée d’étude sur les détecteurs diamant– 9 Juin 2015 Moniteur ultra-rapide pour étiquetage temporal en hadronthérapie L. Caponetto, X.
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo.
Les Cartes Réseau Carte Ethernet Carte Wi-Fi. Définition Les cartes réseau sont des composants électroniques permettant de relier plusieurs machines à.
Développements autour de l’ ATCA et ROD pour le SLHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot P. Iengo,
Développements ATCA au LAPP Journées VLSI - FPGA - PCB de l'IN2P3 11/06/2014 Nicolas LETENDRE 11/06/2014Journées VLSI - FPGA - PCB1.
Développements autour d’ ATCA, ROD pour le HL-LHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot I.Wingerter.
GREC INITIALES Groupe de formateurs 1 GREC INITIALES Formation de bassin Atelier réseau Groupe de formateurs Comprendre le fonctionnement d’un réseau.
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
Banc Omegapix2 3D/Digital Firmware/Software O. LE DORTZ LPNHE Paris 29 octobre 2013/ Réunion PPS.
Chaine d’acquisition du Calorimètre LArg ATLAS Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 11/06/2014Acquisition ATLAS LArg-VLSI
(R&D) Valpré, Septembre 2006David Etasse Comment optimiser l’usage d’un lien Ethernet Gigabit en acquisition de données ? « FASTER »
Nicolas LETENDRE – LAPP Annecy Journées VLSI - PCB - FPGA – IAOCAO Jeudi 24 Juin 2010.
Zoccarato Yannick. Journées VLSI – FPGA – PCB de l’IN2P3, CPPM le 11/06/ PLAN 1 – Introduction 1-1 l’hadronthérapie 1-2 L’imagerie compton 2 – le.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Les développements pour upgrades LHC
L’Electronique Back-End du Détecteur SciFi
Transcription de la présentation:

LAr Upgrade Démonstrateur et l’implémentation d’IPbus Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 Sommaire ATLAS et L’Argon liquide Structure et éléments du système IPbus TDAQ Intégration et tests du système Structure mise en place Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 1. Détecteur ATLAS Fragnaud Jasmin - JI 2014 - 15/10/14

1. Calorimètre a argon liquide Evolution de l’électronique de lecture du calorimètre a Argon Liquide (Lar) pour la montée en énergie du LHC. Nouvelle chaine d’acquisition crée, avec de nouvelles cartes de lecture de données. Signaux avec une meilleure granularité spatiale numérisés et traités par un nouveau front-end et back-end. Installation du système complet en 2018-2019. Fragnaud Jasmin - JI 2014 - 15/10/14

2. Structure et éléments du système Couches Ethernet IP UDP Formattage ROD + Paquets IPbus Données Full event Carte ABBA LTDB PC Running TDAQ Event builder Front FPGA Back FPGA 48 Liens LTDB Lien XAUI Lien 10 GbE Lien 1 GbE 5 Fragnaud Jasmin - JI 2014 - 15/10/14

2. LTDB (LAr Trigger Digitizer Board ) Prototype développé pour démontrer les fonctionnalités de l’upgrade de l’électronique de trigger du Calorimètre. Le LTDB doit : recevoir des signaux analogiques de fine granularité construire des sommes analogiques comme entrée pour le système actuel de trigger numériser les signaux analogiques sérialiser les données et les envoyer à l'aide des liens optiques très haut débit Les données sont transmises sur une liaison optique multi-fibres à une vitesse de 4,8 Gbps par fibre. Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 2. Carte ABBA Le LAr Digital Processing Board (LDPB) pré- prototype implémente la réception des données et leur traitement. Carte au format ATCA avec trois FPGA Stratix-IV d’ATLERA (2 front et 1 back-FPGA). Protocole personnalisé pour l’interface avec le front-end. Connexion Ethernet 10 Gbps avec le PC de contrôle (IPbus). Prochaine génération de prototypes avec des FPGA Arria-10 d’ALTERA montés sur des AMC (Advanced Mezzanine Cards). Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 2. Carte ABBA Fronts FPGA : 2 FPGA utilisés pour lire les données du LTDB, les assembler au format ATLAS RAW event et gérer les trames IPbus. Connecté au TTC (Timing, Trigger and Control) par fibre optique. Permet de génerer le BCID (Bunch Crossing Identifier) et recevoir le trigger L1A. Jusqu’a 48 liens optiques a 4,8 Gbps avec le LTDB Connexion au switch 10GbE par le backplane. Switch connecté au pc par 2 fibres optiques a 10GbE. Back FPGA : Route les requetes du pc au bon FPGA. Gère l’ICPM (Internet Control Message Protocol) pour le Ping et l’ARP et les couches Ethernet IP UDP. Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 2. PC Utilisé pour contrôler et configurer les cartes ABBA en utilisant TDAQ (Trigger and Data Acquisition System) et le systeme online de Lar. Différents programmes indépendants ont été développés pour tester les différents éléments. La connexion avec la carte ABBA se fait à 10 GbE en utilisant IPbus. Données récupérés depuis la carte ABBA de manière asynchrone (trames ROD). Des full events sont ensuite construits et envoyés a l’Event Builder pour la reconstruction des données. Fragnaud Jasmin - JI 2014 - 15/10/14

2. Structure et éléments du système P C Chassis ATCA S W I T H ABBA EB LTDB Banc de test avec un switch 10GbE et une carte ABBA dans un châssis ATCA, PC avec 2 ports 10GbE. 2 fibres optiques entre le PC et le switch. Connexion 10GbE entre le Switch et la carte ABBA par le fond de panier ATCA. Connexion 1GbE entre le PC et l’Event Builder. Fibres optiques entre la carte ABBA et le LTDB Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 3. IPbus Utilisation d’uHal issu du projet CACTUS, un projet de CMS uHal : user-facing Hardware Access Library Fournis des librairies C++ pour l’acces au hardware avec le protocole Ipbus Utilisation d’IpBus version 2.0 Utilisation possible de TCP ou UDP, mais uniquement l’UDP est utilisé pour ABBA Facile a implementer et peu consommateur en ressources dans les FPGA, fiable avec la version 2.0 d’IPbus Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 4. TDAQ TDAQ (Trigger and Data Acquisition System) La configuration et l’acquisition des données de la carte ABBA est faite au travers d’un segment de TDAQ utilisé pour configurer, contrôler, monitorer et lire les données. Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 4. TDAQ ATCA Shelf TDAQ Crate Controller ABBA ABBA Status Mapping ABBA Register Event IP/UDP OKS Config IPBUS Histo Config Command IGUI -start -stop -config … Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 5. Systèmes de test Configurations de test : LAPP : TDAQ + ABBA dummy Châssis ATCA, ABBA + PC (ATCA) + Switch EMF (salle test CERN) : Banc de test autonome hors détecteur USA15 : Banc de test sur le détecteur avec le système existant Fragnaud Jasmin - JI 2014 - 15/10/14

5. Test Unitaires carte ABBA Front-end : Réseau / connexion Réponse aux trames ethernet ( inversion adresse mac ) Lecture / écriture des différents registres Lecture des données ( fifo ) Back-end : Test de la réponse au Ping Test de la réponse / requête ARP Envoi de trames Ethernet / IP / UDP Fiabilité Connection concurrentes Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 5. Tests du système Front-end + Back-end ( avec uHal ) : Envoi de requêtes IPbus aux différents FPGA Lecture/écriture des registres Lecture des données Lectures parallèles des FPGA Tests de fiabilité Tests avec TDAQ : Import des modules ABBA pour TDAQ Modification des partitions existantes pour intégrer ABBA Tests du fonctionnement nominal (configuration + lecture des données ) Tests de fiabilité et stabilité Fragnaud Jasmin - JI 2014 - 15/10/14

6. Eléments livrés a la collaboration Programmes individuels : Reset Status des links Test des registres Readout ( performance + debug ) Outil de conversion du format des évènements Partitions : EMF_LTDB USA15_ABBA Données : Exemple de prise de données sur le détecteur format brut + formatée (15 000 évènements ) Fragnaud Jasmin - JI 2014 - 15/10/14

Merci de votre attention. Questions? Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 Trames données Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 IpBus 2.0 packet Based on 32 bit words 1500 bit maximum size (packet or reply) Header in every IpBus packet for realiability 3 packet types : Fragnaud Jasmin - JI 2014 - 15/10/14

Fragnaud Jasmin - JI 2014 - 15/10/14 IpBus 2.0 packet Can have multiple IpBus packet in one Udp packet if it stay under maximum size Example : Read transaction Sent : 200000F0 2000010F 00000001 Reply : 200000F0 20000100 11111111 Fragnaud Jasmin - JI 2014 - 15/10/14