TEST PITTSBURGH Problème d'alimentation du chassie: Remplacement à la dernière minute par une alimentation bi tension de récupération. Solution: Adaptation.

Slides:



Advertisements
Présentations similaires
Architecture de machines Les entrées sorties Cours
Advertisements

Grandeurs physiques à acquérir
USB Présentation du protocole Exemple de réalisation hardware
11ème Rencontre des Electroniciens de Midi-Pyrénées
Les composants internes
Topic: CP Advanced Name: P. BRASSIER Department: A&D.
24 Septembre 2008www.aazpesage.fr Form.Net LASSISTANT DE FORMULATION LA QUALITE AU QUOTIDIEN LA TRAÇABILITE FACILITE LA BONNE FORMULATION LA TRAÇABILITE.
Contexte de la carte a réaliser
LA VIRTUALISATION Par AVIGNON, CHOMILIER, MIGNOT 1.
Plan de développement Définition tensions alimentation et puissance associées Alimentation analogique & Alimentation numérique Définition connecteur mezzanine.
Video Verification 1 VIDEO SMS/1 HISECContrôledAccèsHISECContrôledAccès HISECPersonnalisation de badge HISECPersonnalisation HISECConfigurationSystèmeHISECConfigurationSystème.
Dans les Entrailles de l'Ordinateur 28 mai 2005 MCSJ.
Introduction L’outil Labview c’est quoi ?
Laurent Gross # 1 Contrôle, Acquisition de Données et Gestion des Erreurs du Tracker de CMS CMS France mars 2006 G. BaulieuIPNL – Lyon F. Drouhin.
Proposition d’une nouvelle acquisition pour CTF3-CLIC partie CO. Jean Jacquemier, Yannis Karyotakis, Jean-Marc Nappa,, Jean Tassan, Sébastien Vilalte.
SURVEILLANCE VIDEO SUR RESEAU ETHERNET
Validation du protocole IPMI dans un châssis ATCA
PROFIBUS Le bus de tous les terrains
Groupe CTF3 Bilan Tourniquet Section 01 Date 9/12/2014
Nicolas Dumont Dayot pour le groupe LAr du LAPP
1. Introduction Le traitement informatisé de données requiert un dialogue, une communication entre l’homme et la machine, et parfois, entre plusieurs.
Système slow-control au LAPP
Alain Cojan Formation “Piquet” u Baraques, accès, sécurité, particularités u Outils d’usage général u Equipment Bus u Installations pour les physiciens.
Situation APRS printemps 2004 Par Y.OESCH / HB9DTX.
Proposition d’une nouvelle acquisition pour CTF3-CLIC partie BI. Jean Jacquemier, Yannis Karyotakis, Jean-Marc Nappa,, Jean Tassan, Sébastien Vilalte.
Enhanced Queued Analog-to-Digital Converter eQADC Lecture d’un niveau de tension sur un potentiomètre de la carte CPU.
Générateur de pattern numérique FIFOFIFO GPIOTX/RXGPIOTX/RX Addr data (32bits*2) Contrôleur Mémoire DDR Externe(TX/RX) 1 (2) DMA + UC gestion signaux ANN.
LAr Upgrade Démonstrateur et l’implémentation d’IPbus
Réunion LBNO-WA105 du 21/03/2014. Haute tension Solution actuelle (prototype LAGUNA) – Haute tension positive sur anode – Cathode à 0V – 1 câble unique.
PERI Master ACSI cours Gestion des Périphériques Année (Transparents de F. Dromard)
SUNDANCE Multiprocessor Technology Ltd. Yann CLIN Stage effectué de février à juin Superviseur technique: Jocelyn SEROT Superviseur industriel: Emmanuel.
On utilisera la version HC912DG128
C. Combaret CMS France - 13/05/2004 Very Front-End Electronics (VFE) Connexion vers les capsules Alimentation de la carte MGPA ADC Buffer Connexion Vers.
La mise en place d’une infrastructure performante ne s’invente pas …
Configurer des systèmes d'exploitation 243-J28-SL cours 3.
Configurer des systèmes d'exploitation 243-J28-SL cours 7.
José Moreira BTS SIO SISR
Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 14/10/2013
1 Matthieu GUIBERT Rodolphe DELLA NEGRA 1. Introduction, Concepts de base, Boucles. TP 2. Tableaux,structures,conditions, séquences, chaînes de caractères,
Meeting DVCS 2 Électronique d’acquisition et trigger Vendredi 18 décembre 2009 Magali Magne.
Activites upgrade Calorimetre à Tuiles
Upgrade LAr phase 1 : rappel 1 LPSC LALLAL LAPP CPPM.
Les nouveaux bus de données H. Le Provost (SEDI) Journée Electronique du DAPNIA, 10 Novembre 2006.
1 M. Taurigna,,D. Charlet C. Paillé Ethernet Interface But de la R & D : Intégrer un interface Ethernet dans un FPGA avec le minimum de composant externes.
Les Réseaux Informatiques Rappels
Architecture matérielle et logicielle. Sommaire Un peu d’histoire : Naissance de l’informatique Organisation matérielle des ordinateurs Processeur, Mémoire,
Intégration du SPECS dans le système de contrôle de LHCb Patrick Robbe, LAL Orsay, 29 Sep 2008 Dominique BRETON, Daniel CHARLET, Claude PAILLER, Eric PLAIGE,
PAONs J.E Campagne LAL 16/04/2012. J.E Campagne mini CS LAL 15 Mars conception/réalisation Électronique BAOradio (LAL/Irfu) Nancay.
1 Christophe OZIOL / Beng yun KY I NSTITUT DE P HYSIQUE N UCLÉAIRE O RSAY DALTON D IGITIZER FROM ALTO VIA N ARVAL VLSI JUIN 2012.
O. Le Dortz Réunion Omegapix2 3/03/2015 Test d’Irradiation du Circuit Omegapix2 Olivier Le Dortz, LPNHE Paris 3 Mars 2015.
Projet CTF3 au LAPP Réunion de service Louis Bellier, Jean Tassan, Sébastien Vilalte.
Premiers pas vers l’upgrade du système de déclenchement d’ATLAS : le démonstrateur LArg 1 Nicolas Dumont Dayot/Jasmin Fragnaud- Réunion jeudi LAPP - 20/11/14.
Y. Zoccarato – Journée d’étude sur les détecteurs diamant– 9 Juin 2015 Moniteur ultra-rapide pour étiquetage temporal en hadronthérapie L. Caponetto, X.
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo.
Développements autour de l’ ATCA et ROD pour le SLHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot P. Iengo,
Préparation du test d’irradiation du circuit Omegapix2 Olivier Le Dortz, LPNHE Paris 13 Mai
Développements ATCA au LAPP Journées VLSI - FPGA - PCB de l'IN2P3 11/06/2014 Nicolas LETENDRE 11/06/2014Journées VLSI - FPGA - PCB1.
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
Banc Omegapix2 3D/Digital Firmware/Software O. LE DORTZ LPNHE Paris 29 octobre 2013/ Réunion PPS.
Chaine d’acquisition du Calorimètre LArg ATLAS Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 11/06/2014Acquisition ATLAS LArg-VLSI
Développements autour d’ ATCA et ROD pour le HL-LHC au LAPP A. Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot I.Wingerter.
Nicolas LETENDRE – LAPP Annecy Journées VLSI - PCB - FPGA – IAOCAO Jeudi 24 Juin 2010.
Zoccarato Yannick. Journées VLSI – FPGA – PCB de l’IN2P3, CPPM le 11/06/ PLAN 1 – Introduction 1-1 l’hadronthérapie 1-2 L’imagerie compton 2 – le.
C. Combaret Calice DAQ France 04/11/2011 DIF (LAPP) ASU (IPNL) Hardroc2B (LAL) Cassette (IPNL) LibLDA (LLR) LDA (UCL -> LLR) DCC (LLR) Xdaq (IPNL)CCC (UCL->LAPP)
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
The relationship between the different FEB projects The first MainBoard and its Processing DaughterBoard will be developed for 3-in-1, but keeping the.
Acquisition autonome carte ASM (A 3SM)
Le Démonstrateur version LPC
Architecture d’un ordinateur
Transcription de la présentation:

TEST PITTSBURGH Problème d'alimentation du chassie: Remplacement à la dernière minute par une alimentation bi tension de récupération. Solution: Adaptation d'un chassie provenant de BABAR en cour de réalisation Achat d'une alimentation conséquente pour un des chassie actuel Problème de transfert USB, Nombreuses erreurs à Pittsburgh mais pas en labo. Un cause possible problème de tension de mode commun. Solution: USB optique plus hub avec alimentation commune au chassie VME. Problème de communication DISCLOCK carte ADC. Un cause possible problème de tension de mode commun. Solution: Assurer un bonne liaison galvanique DISCLOCK chassie VME par boulonnage des faces avant.

Serdes MM Ms MM MS MM TX MM Ms PCIExpress 4x Pattern generator SGDMA Controller MM Ms Wr MM S Ctrl Streaming bus 64b Memory map data bus Memory map ctrl bus SerialLiteII Fifo 64k Fifo writing controler Fifo reading controler Fifo 64k MMS ST Front-end controler Memory 4k SGDMA descriptor SOPC inter- face SOPC 32b64b FIRMWARE CARTE PCIExpress

Quelles de firmware sontévolutions à prévoir ? Actuellement 11 cartes PCIExpress.commnande suplementaires? Version future 70 2 fibres Byte & word swap 2 Fifo FE 64K 1 fifo SOPC 128kB => DMA Mode ecoupé Mode « programmé » Version lecture corrélateur‏ 1 fibres Byte & word-swap 1 Fifo FE 64KB 1 fifo SOPC 64kB => 1DMA Mode « programmé » Version en exploitation 62 (Pittsburgh)‏ 2 fibres Bytes& word wap 2 Fifo FE 64K 2 fifo SOPC 64k Mode « programmé » FIRMWARE CARTE PCIExpress

PCIexpress interface + Data buffering + Data control FPGA serdes 4Gb/s serdes 4Gb/s 4x STRATIXIIGX serdes 2Gb/s 8Gb/s ~800Mbyte/s serdes 2Gb/s

500MByte/s Fifo 4k/B FFTFifo serdes PCIExpress interface + Data control + Data buffering North/south bridge.... Fifo 4k/Byte 4GBvyte/s serdes 4Gb/s serdes 4Gb/s SATA 2 Dual corp CPU Memory SATA 2 PCIExpress board PC FPGA ~500Mbyte 2.4G/s 3Gb/s ~75MB/s 360MByte/s 8GB/s FPGA ADC Board ADC serdes 4GBvyte/s 32b PERC Controller.... PCIExpress.... 4x 16x