Exécution d ’un programme en 6809: Présentation du programme

Slides:



Advertisements
Présentations similaires
Électronique de base du processeur
Advertisements

Le Concept du programme enregistré
Architecture de machines Le microprocesseur
Introduction au langage C
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Plan du cours : 2ème Partie
Jacques Lonchamp IUT Nancy Charlemagne – DUT Informatique 1A
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions.
People want to do X, but computers can only do Y. This leads to a problem. My job is to explain how this problem can be solved.
Introduction Par définition, dans un modèle à cycle unique, le cycle d’horloge doit avoir la même durée pour toutes les instructions. Le cycle d’horloge.
Le processeur Introduction Construction d ’un chemin de données
Le Concept du programme enregistré
Architecture Systèmes
2.Les différentes architectures (Louis)
Les microprocesseurs A. Objectifs de la séquence:
Architecture de machines Principes généraux
Architecture de machines Le microprocesseur
Système d’exploitation : Assembleur
Chapitre 8 : L’architecture de base des ordinateurs
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
ARCHITECTURE DES ORDINATEURS
SÉQUENCE D’ACTIONS SUR
Architecture et technologie des ordinateurs II
Architecture de base d’un ordinateur
LE MICROPROCESSEUR 8086/8088 Architecture externe du 8086
Structure de la famille de DSP Motorola 56300
Architecture des Ordinateurs
INTRODUCTION AU Février 2008
Système d’exploitation : Assembleur
Architecture Fondamentale des Microprocesseurs
LES SYSTEMES AUTOMATISES
GPA770: Microélectronique appliquée
Architecture et technologie des ordinateurs II
Mécanismes d'exécution et de communication
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Les Microcontrôleurs PIC 16Cxx
Logique programmée & Microprocesseurs
Cours Architecture des Systèmes Informatiques
Architecture Des Ordinateurs Microprocesseur Et Mémoire
Chapitre 9 : La machine MIASM
André Seznec Caps Team IRISA/INRIA 1 Processeurs Hautes Performances Panorama et Nouveaux Défis André Seznec IRISA/INRIA
J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale.
Fonctionnement d’un ordinateur
Architecture d'un ordinateur
Les Microcontrôleurs 68HCXX
3-Présentation d’un µP simple
Architectures des ordinateurs
Les Machines RAM.
Fonctionnement d’une mémoire.
Architecture et technologie des ordinateurs II
Microcontrôleurs PIC. 1ère séance Présentation du PIC16F876 Outils de programmation du PIC Le langage C Exemples d’applications simples 2ème séance Présentation.
PICAXE LE MICRO-CONTROLEUR.
1 École des Mines de Saint-Etienne. 158, cours Fauriel Saint-Etienne Cedex 2. tél Fax Cours Architecture des.
République Algérienne Démocratique et Populaire Ministère de l'enseignement supérieur et de herche scientifique Université de Ferhat Abbas -Sétif.
Un programme Algorithme permettant au processeur de s'alimenter:
Système d’exploitation : Assembleur Semaine 01 Introduction.
Nous devons écrire un programme pour le microcontrôleur
BEP Electronique - Systèmes microprogrammés
Patricia Renault UPMC 2005/2006
Pipeline 1 Amélioration des performances par la technique du pipeline.
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Exemple chargement d’une instruction 3 0x00 0xXX 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch)
Pipeline 1 Amélioration des performances par la technique du pipeline.
Chapitre 4 La représentation des nombres.
Architecture d’un ordinateur
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
Systèmes à microprocesseur Les mémoires
La rédaction du mémoire Projet de Fin de Cycle 2016/2017.
Transcription de la présentation:

Exécution d ’un programme en 6809: Présentation du programme Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal Introduction FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme

Mémoire programme Mémoire données Le microprocesseur Exécution d ’un programme en 6809:le programme en langage assembleur est codée en mémoire par des valeurs hexadécimales Le microprocesseur Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: Registre d ’instructions Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal A B X Y S U PC FE00 Z (Zéro) N (Négatif) C (Retenue) V (Débord.) ALU Décodeur Contrôleur Séquenceur Bus de données FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme Bus d’adresses Bus de contrôle

Exécution d ’un programme en 6809:1er cycle de fonctionnement Le microprocesseur Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: 86 Registre d ’instructions Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal B A X Y S U PC FE01 Z 0 (Zéro) N 0 (Négatif) C 0 (Retenue) V 0 (Débord.) ALU Décodeur Contrôleur Séquenceur Bus de données FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme Bus d’adresses Bus de contrôle

Exécution d ’un programme en 6809:2ème cycle de fonctionnement Le microprocesseur Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: 86 Registre d ’instructions Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal C B A 2D X Y S U PC FE02 Z 0 (Zéro) N 0 (Négatif) C 0 (Retenue) V 0 (Débord.) ALU Décodeur Contrôleur Séquenceur Bus de données FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme Bus d’adresses Bus de contrôle

Exécution d ’un programme en 6809:3ème cycle de fonctionnement Le microprocesseur Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: 8B Registre d ’instructions Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal D B A 2D X Y S U PC FE03 Z 0 (Zéro) N 0 (Négatif) C 0 (Retenue) V 0 (Débord.) ALU Décodeur Contrôleur Séquenceur 2D Bus de données FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme Bus d’adresses Bus de contrôle

Exécution d ’un programme en 6809:4ème cycle de fonctionnement Le microprocesseur Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: 8B Registre d ’instructions Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal E B A 87 X Y S U PC FE04 Z 0 (Zéro) N 1 (Négatif) C 0 (Retenue) V 1 (Débord.) ALU Décodeur Contrôleur Séquenceur 2D Bus de données FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme Bus d’adresses Bus de contrôle 5A + 87

Exécution d ’un programme en 6809:5ème cycle de fonctionnement Le microprocesseur Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: B7 Registre d ’instructions Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal F B A 87 X Y S U PC FE05 Z 0 (Zéro) N 1 (Négatif) C 0 (Retenue) V 0 (Débord.) ALU Décodeur Contrôleur Séquenceur Bus de données FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme Bus d’adresses Bus de contrôle

Exécution d ’un programme en 6809:6ème cycle de fonctionnement Le microprocesseur Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: B7 00 Registre d ’instructions Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal G B A 87 X Y S U PC FE06 Z 0 (Zéro) N 1 (Négatif) C 0 (Retenue) V 0 (Débord.) ALU Décodeur Contrôleur Séquenceur Bus de données FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme Bus d’adresses Bus de contrôle

Mémoire programme Mémoire données Le microprocesseur Exécution d ’un programme en 6809:7ème 8ème et 9ème cycle de fonctionnement Le microprocesseur Mémoire données 0000: 0001: 0002: 0003: 87 0004: 0005: B7 00 03 Registre d ’instructions Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal H B A 87 X Y S U PC FE07 Z 0 (Zéro) N 1 (Négatif) C 0 (Retenue) V 0 (Débord.) ALU Décodeur Contrôleur Séquenceur Bus de données 87 FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme Bus d’adresses 0003 Bus de contrôle

Exécution d ’un programme en 6809: le temps d’exécution du programme Mémoire données 0000: 0001: 0002: 0003: 0004: 0005: Le programme opération Code opérande LDAA #45 86 2D ADDA #$5A 8B 5A STAA $0003 B7 00 03 hexadécimal CONCLUSION FE00: 86 FE01:2D FE02:8B FE03:5A FE04:B7 FE05:00 FE06:03 FE07: Mémoire programme LDA -- 2 cycles de fonctionnement ADDA -- 2 cycles de fonctionnement STAA -- 5 cycles de fonctionnement (plus long car accès à la mémoire donnée) 9 cycles de fonctionnement Temps d’exécution du programme Tcycle= 4 .Thorloge (pour le 6809) Fhorloge = 4MHz (quartz de 4MHz) Thorloge= 1/4 μs  Tcycle= 1 μs 9 μs