C. Combaret CMS France - 13/05/2004 Very Front-End Electronics (VFE) Connexion vers les capsules Alimentation de la carte MGPA ADC Buffer Connexion Vers.

Slides:



Advertisements
Présentations similaires
Test de Systèmes Intégrés Digitaux et Mixtes
Advertisements

Chauffage Mise en route et arrêt Février J.-F. L’haire
Commissioning du calorimètre central à argon liquide d’ATLAS:
11ème Rencontre des Electroniciens de Midi-Pyrénées
Matériel Augmenter le nombre d’entrées/Sorties PCF8574P
Tests des modules SSD Stéphane Plumeri Institut de Recherches Subatomiques (IReS), Strasbourg ALICE collaboration Journées ALICE France 23 – 24 Mai 2004.
Lego Mindstorm.
Logiciel pour centrale d’enrobage : MP 3000 PC
Le Concept. Régulation électronique NTC communicante pour application poutre froide.
DOMOTESTA RDO383A000 Régulateur climatique digitale communiquant pour la régulation de température de départ par vanne mélangeuse, d’eau chaude sanitaire.
INJECTION ESSENCE.
Travaux pratiques LabVIEW
Plan de développement Définition tensions alimentation et puissance associées Alimentation analogique & Alimentation numérique Définition connecteur mezzanine.
M.D. 4 mars 2004Réunion de groupe CMS-Saclay1 Nouvelles de lélectronique VFE : Composants Bruit sur le système Token-ring : Compréhension et test du système.
Introduction En plus de MCS et de MSS, deux systèmes de diagnostic ont été ajoutés à MCP: -MDS (Magnet Diagnostic System) - LAnnonciateur Lobjectif est.
Etude du GEMMA et solutions
Réunion de collaboration du 9-10 Juillet 2008 J.L. Béney 1 Logiciel At  Client-Serveur Tcp/ip de la station autonome  Influence de l'architecture matérielle.
STEREO Recherche de neutrinos stériles auprès du réacteur de l’ILL
Laurent Gross # 1 Contrôle, Acquisition de Données et Gestion des Erreurs du Tracker de CMS CMS France mars 2006 G. BaulieuIPNL – Lyon F. Drouhin.
Monitoring Détection de séquences vidéo en temps réel dans une grande base de données Julien Law-to 23/07/2004.
CMS France, 11/05/2004 R. Brunelière, IPN Lyon1 Résultats des tests en faisceau 2003 R. Brunelière IPN Lyon.
Test et Testabilité des Circuits Intégrés Digitaux
SURVEILLANCE VIDEO SUR RESEAU ETHERNET
Orsay, le 29 novembre 2001Frédéric Machefert 1 Laboratoire de l’Accélérateur Linéaire (IN2P3-CNRS) Orsay, France Production Readiness Review LHCb – Calorimètre,
Groupe CTF3 Bilan Tourniquet Section 01 Date 9/12/2014
 Protons-Deutons: Is LINAC: 0,15mA – 5mA
Étudiant : Laurent Gendre Tuteur entreprise : Teva Gilbert
Alain Cojan Formation “Piquet” u Baraques, accès, sécurité, particularités u Outils d’usage général u Equipment Bus u Installations pour les physiciens.
Alain Cojan Formation “Piquet” u Baraques, accès, sécurité, particularités u Outils d’usage général u Monitoring température des baraques u Installations.
Service électronique Bilan
Alimentations des cartes TFB Alimentations des cartes TFBPourINGRIDT2K.
InterDIF pour Microroc Cyril, juillet2010Interdif pour ASU microroc1 + 2 signaux analogiques vers l’ADC Info Guillaume: parmi les 40 signaux, 8 sont en.
Proposition d’une nouvelle acquisition pour CTF3-CLIC partie BI. Jean Jacquemier, Yannis Karyotakis, Jean-Marc Nappa,, Jean Tassan, Sébastien Vilalte.
Générateur de pattern numérique FIFOFIFO GPIOTX/RXGPIOTX/RX Addr data (32bits*2) Contrôleur Mémoire DDR Externe(TX/RX) 1 (2) DMA + UC gestion signaux ANN.
LAr Upgrade Démonstrateur et l’implémentation d’IPbus
CS IN2P3 – Lundi 8 décembre 2003Bruno Espagnon – IPN Orsay Le Bras Dimuon d'ALICE Résolution de 70 MeV pour le J/  et 100 MeV pour le  (soit 1%) Etude.
ANR NECTAr Camera New Electronics for the Cherenkov Telescope Array Conseil de laboratoire 19 décembre 2012 Julie Prast.
M.D. 11-mai-2004Journées CMS-France Le système de monitorage de CMS-ECAL  Programme : Motivations Solutions techniques retenues Installation sur.
Journées collectives Projets/Labos/Dir-IN2P3 PHENIX F. Fleuret, LLR 05/07/20071 Journées Projets/Labos/Dir-IN2P3 PHENIX.
1 L’électronique du calorimètre Buts de la calibration en ligne de l’électronique : étude de la linéarité et de l’uniformité de l’électronique intercalibration.
Micro contrôleurs M. Boutemeur
Mon stage au centre opérationnel « Avionics and simulation product » (EYY) Usine Saint Martin 1.
Plan de développement KM3NET1 Banc de caractérisation des modules optiques de KM3NET.
1 CODEUR TRI-FONCTIONS en VXI-C XDC3214 ADC amplitude QDC charge TDC temps 32 VOIES codage sur 14 bits (16384 valeurs possibles) Combinaisons possibles.
MPT. Ouvrir MultiPurpose TestWare Icône MPT Applications du gestionnaire de station Marche Arrêt Pause de MPT.
Station prototype Rappel de l’architecture retenue État des lieux
Expérience ILC Informatique pour la R&D des détecteurs silicium par Diego Terront Expérience ILC Informatique pour la R&D des détecteurs silicium par Diego.
Meeting DVCS 2 Électronique d’acquisition et trigger Vendredi 18 décembre 2009 Magali Magne.
Activites upgrade Calorimetre à Tuiles
SAUNIER DUVAL Théma et Thémaplus
12/02/2008 Conditionnement RF. R.Micoud - LPSC 1 Procédure générale du conditionnement 1. Contrôle dimensionnel du coupleur et des pièces annexes. 2. Test.
Premiers pas vers l’upgrade du système de déclenchement d’ATLAS : le démonstrateur LArg 1 Nicolas Dumont Dayot/Jasmin Fragnaud- Réunion jeudi LAPP - 20/11/14.
P. Baron CEA IRFU/SEDI/LDEFJournées VLSI / PCB / FPGA / Outils; Juin 2010; LAL ORSAY. 1 Le circuit AGET pour la lecture des TPCs P. Baron, E. Delagnes.
Y. Zoccarato – Journée d’étude sur les détecteurs diamant– 9 Juin 2015 Moniteur ultra-rapide pour étiquetage temporal en hadronthérapie L. Caponetto, X.
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
CEA DSM Dapnia SIS - Jean-Paul Charrier - Électronique de protection des aimants supracconducteurs Journées "Électronique" du Dapnia10 novembre Électronique.
Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo.
Développements autour de l’ ATCA et ROD pour le SLHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot P. Iengo,
Formation SGA Module Budget Durée : 1 jour. Sommaire Formation Budget 1.Notions de base 2.Accéder au budget – Chemin d’accès au fichier Excelarator –
Préparation du test d’irradiation du circuit Omegapix2 Olivier Le Dortz, LPNHE Paris 13 Mai
J. Bonnard– VLSI Orsay– June 22-24, 2010 Voie de lecture pour calorimètre électromagnétique Samuel Manen, Laurent Royer, Jonathan Bonnard, Pascal.
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
Chaine d’acquisition du Calorimètre LArg ATLAS Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 11/06/2014Acquisition ATLAS LArg-VLSI
Zoccarato Yannick. Journées VLSI – FPGA – PCB de l’IN2P3, CPPM le 11/06/ PLAN 1 – Introduction 1-1 l’hadronthérapie 1-2 L’imagerie compton 2 – le.
L.LETERRIER – SCATS Sixteen Channel Absolute Time Stamper Journées VLSI PCB FPGA IAOCAO IN2P3 C. Beigbeder 1, D. Breton 1, S.
C. Combaret Calice DAQ France 04/11/2011 DIF (LAPP) ASU (IPNL) Hardroc2B (LAL) Cassette (IPNL) LibLDA (LLR) LDA (UCL -> LLR) DCC (LLR) Xdaq (IPNL)CCC (UCL->LAPP)
Julie Prast, DHCAL Meeting, 6 mai 2008 Statut de la carte DIF Sébastien Cap, Guillaume Vouters Julie Prast.
S. Barsuk, C. Beigbeder, D. Breton, D. Charlet, O. Duarte, P. Imbert, B. Ky, J. Lefrançois, F. Machefert, C. Pailler, E. Plaige, P. Robbe, V. Tocut, I.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Status des cartes 4 HR 10 février 2009
Transcription de la présentation:

C. Combaret CMS France - 13/05/2004 Very Front-End Electronics (VFE) Connexion vers les capsules Alimentation de la carte MGPA ADC Buffer Connexion Vers la carte FE Alimentation des buffers de la carte

C. Combaret CMS France - 13/05/2004 Organisation du test et de la calibration Fabrication des cartes Test fonctionnel (burn out) Déverminage ? Calibration 1/4 ETHZ au CERN INFN-Turin 1/4 IPN Lyon Calibration Chypre IPN Lyon

C. Combaret CMS France - 13/05/2004 Banc de déverminage : Principe (1) But : Permettre de s’assurer que les cartes VFE montées dans le détecteur sont exemptes de défauts de jeunesse. Théorie : Par une accélération du vieillissement des cartes VFE, faire en sorte que les cartes fragiles soient détectées. Pratique : Fonctionnement des cartes à 60°C pendant 72 heures en monitorant la consommation de courant. temps Taux de panne DéverminageUtilisation Fin de vie

C. Combaret CMS France - 13/05/2004 Banc de déverminage : Principe (2) 10 lignes de 15 cartes VFE sur l’avant du banc Régulation de température (Refroidissement) 42 U 3 U Alimentations 3x 2.5V/200A Regulation de temperature et controle du banc 3x1 U 3 U Brassage d’air 10 lignes de 15 cartes VFE sur l’arrière du banc Régulation de température (Chauffage)

C. Combaret CMS France - 13/05/2004 Banc de déverminage : Architecture matérielle (1) +2.5Vdc MAX4375 n°1 MAX4375 n°5 EPLD local 40MHz Addr Data x60 EPLD central RS232 PC Barcode Controlleur de temperature chauffage Ventillation Pt100 RS232

C. Combaret CMS France - 13/05/2004 Banc de déverminage : Architecture matérielle (2) Zone chaude Chauffage Refroidissement Alimentations Contrôle Brassage

C. Combaret CMS France - 13/05/2004 Banc de calibration : Principe (1) But : Vérifier le bon fonctionnement des cartes VFE. Mesurer leurs paramètres caractéristiques pour affiner la précision du détecteur. Théorie : Injection de stimuli de référence, acquisition des données issues de la cartes VFE, analyse et extraction des paramètres importants. Linéarités, bruits… Pratique : Banc décrits ci-après...

C. Combaret CMS France - 13/05/2004 Banc de calibration : Principe (2) 14 cartes Sockdaq par crate 6U Cooling (optionnel)1U CAMAC PH7120 Système vu de face : Crate de test vu de dos : Analog. VFE Digital VFE Digital Banc Analog Banc -Analog Banc qADC modifié RS232 Crate controller RS V

C. Combaret CMS France - 13/05/2004 Banc de calibration : Architecture materielle (1) PH7120 Q Fanout (CAMAC) UIUI FIFO n°5 FIFO n°4 FIFO n°3 FIFO n°2 FIFO n°1 40 MHz Altera Cyclone Clock, I2C, Slow Ctrl RS232 PC I R Sockdaq x14 Power supplies Backplane Trigger Trigger to CAMAC

C. Combaret CMS France - 13/05/2004 Banc de calibration : Architecture materielle (2) Analogique Alimentations Digital Charge input

C. Combaret CMS France - 13/05/2004 Banc de calibration : Architecture materielle (3) Signaux digitaux Signaux analogiques

C. Combaret CMS France - 13/05/2004 Banc de calibration : Architecture materielle (4) Crate controller PH7120 qADC modifié (LC2249) Crate controller

C. Combaret CMS France - 13/05/2004 Banc de calibration : Architecture materielle (5) Motherboard (avant et arriere) Crate (avant) Crate (arriere)

C. Combaret CMS France - 13/05/2004 Banc de calibration : Architecture logicielle Calibration du banc Pilotage manuel Fichier de desc. des tests Log Param. du banc Log général Log des tests réalisés Résultats Arret de la séquence Démarrage de la séquence

C. Combaret CMS France - 13/05/2004 Avancement Banc de déverminage: Operationnel pour 20 cartes Production pour 300 cartes lancée Banc de calibration 4 crates fonctionnels avec motherboards 4 cartes Sockdaq OK ou en fin de test Logiciel OK (meme si surement encore buggé…) Production pour 45 cartes Sockdaq en cours