INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel ASIP Design and Synthesis for Non Linear Filtering in.

Slides:



Advertisements
Présentations similaires
L’INFORMATIQUE Mihalcea Cezar.
Advertisements

Martin Guibert Pereira Helder Steven Ly Aiman Krissane.
Frédéric Gava JFLA2006 Une implantation de la juxtaposition parallèle.
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Informatique Deug2 Sciences Eco S. Maabout 2004/2005.
The Reyes Image Rendering Architecture
Auto Apprentissage Le DSP
TRAITEMENT DU SIGNAL. DSP
Image Processing using Finite Automata Jean-Christophe Janodet Journée SATTIC.
Cours d’initiation en Informatique
Système d’exploitation : Assembleur
Les systèmes à microprocesseur
Architecture de base d’un ordinateur
Réalisateur : PHAM TRONG TÔN Tuteur : Dr. NGUYEN DINH THUC
Cours #8 Flot de conception d’un circuit numérique
Calcul et implantation des filtres numériques RIF et RII dans un DSP
Architecture des Ordinateurs
Optimisation et parallélisation de code pour processeur à instructions SIMD multimedia François Ferrand.
LES SYSTEMES AUTOMATISES
Représentation numérique de l’information
Introduction Objectifs du cours Évaluation Références
Interfaces perceptuelles Interaction avec une caméra.
Le Domaine Informatique
Interfaces perceptuelles
Analyse d’algorithmes
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Informatique 1. Les applications de l’informatique
Lycée ELKHAWARIZMI De SAFI
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel Processeurs sous-RISC et application aux réseaux Quand.
8INF856 Programmation sur architectures parallèles
André Seznec Caps Team IRISA/INRIA 1 Processeurs Hautes Performances Panorama et Nouveaux Défis André Seznec IRISA/INRIA
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel Langages de description architecturale.
Le processeur Xtensa de Tensilica: paramétrage et extensibilité
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel Processeurs configurables et traitement d’images et de.
Processeurs configurables et traitement numérique des signaux
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel Bienvenue.
INF8505: processeurs embarqués configurables
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Encodage du jeu d’instructions.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Arithmétique entière.
Les systèmes mono-puce
L’architecture du processeur Xtensa de Tensilica
 Dispositifs d’Entrée - Input - Enter Data  Dispositifs de Traitement - Process – Manipulate Data  Dispositifs de Stockage - Storage – Store Data 
Matthieu SIMON - Juin Contribution à la mise en œuvre de systèmes de vision pour la robotique. P rogrammable A nalog R etina-like I mage S ensor.
Compilateurs à cibles multiples et processeurs configurables
Les Machines RAM.
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel Conception de processeurs – partie 2 Approches traditionnelles.
Projet de Fin d’Etudes – Optimisation SSE 1/28. 1) Présentation du Stage 2) Les instructions SSE 3) Algorithme DSP Audio Conclusion 2/28 Projet de Fin.
Architecture et technologie des ordinateurs II
1 INFOR 101 Chapitre 4 Marianne Morris. 2 Révision de chapitre 3 Algorithmes Sequential Search Selection Sort Binary Search Ordre de magnitude  (n) Mesurer.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Performance de circuits.
Introduction et Généralités sur l’Algorithmique
APPLICATIONS Convertisseur ΣΔ.
Évolution des (micro)processeurs et des systèmes embarqués
Progression - Quelques rappels
L'unité centrale est composé en générale de :
Optimisation pour la Conception de Systèmes Embarqués
Architecture et Fonctionnement d’un GPU Géométrie Rendu.
Visualisation des flots optiques en 3D
Création et Optimisation de Modules Audio avec les instructions SSE
Interfaces perceptuelles Interaction avec une caméra.
Memoire.
L3 Instrumentation Pétrolière S6
L E C ORPS D ’ UN A LGORITHME / P ROGRAMME – L A PARTIE I NSTRUCTION Réalisé par : OUZEGGANE Redouane Département de Technologie Faculté de Technologie.
Architecture d’un ordinateur
Exemple et critique d’un système de vision simple Patrick Hébert (dernière révision septembre 2008) Référence complémentaire: Shapiro et Stockman: chap.
Filtrage des images.
Les mémoires la préparation de: chaimaa hamdou.
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Département Informatique Codage de l’information Laurent JEANPIERRE IUT de CAEN – Campus 3.
Architecture d'un automate programmable
Transcription de la présentation:

INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel ASIP Design and Synthesis for Non Linear Filtering in Image Processing Quelques notes sur l’article par Fanucci et al., DATE *** Toutes les figures, contenu, etc. sont tirés directement de l’article. Utilisation uniquement dans le cadre d’un cours universitaire. ***

Survol de l’article  Conception d’un ASIP  mieux que DSP (Digital Signal Processor), plus efficace  mieux qu’un ASIC sur mesure (maintenir la flexibilité du logiciel)  Algorithme de traitement vidéo non-linéaire: retinex (ajustement du contraste)  Accès mémoire  Besoins en calcul:  linéarisation des équations non-linéaires  calcul d’adresse automatisé  boucle sans pénalité  Architecture à pipeline  résolution des dépendances de données  élimination des dépendances de contrôle 2 INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel

Algorithme retinex: effet 3 INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel

Algorithme retinex: description 4 INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel

Flot de conception 5 INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel

Linéarisation de la fonction Gamma INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel clear all; clf; y = 0:255; gam = 0.4; gdey = 255 * (y / 255).^ (gam * (1 + y / 255)); plot(y, gdey); grid on; xlabel('y'); ylabel('\Gamma(y)'); title(['gamma = ' num2str(gam)]); axis([ ]); set(gca, 'XTick', 0:16:256); set(gca, 'YTick', 0:16:256); yiyi offset Q slope K ………

Pipeline  Mémoire séparée pour les instructions.  Deux RAM pour résultats intermédiaires.  Une ROM pour le calcul des opérations non-linéaires linéarisées. 7 INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel X RAM Y RAM X RAM Y RAM coefficients

Jeu d’instructions  Opérations non-linéaires linéarisées.  Calcul automatique d’adresses:  accès toujours selon le même patron.  extension du mot d’instruction.  Boucles sans pénalités:  nombre d’itérations est fixe, dépend de la taille de l’image.  Résumé: 42 instructions  opérations non-linéaires linéarisées: 9  arithmétique: 11  conversion de couleurs: 6  accès mémoire: 9  initialisation: 6  boucle: 1 8 INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel

Autres considérations  Pixels exprimés avec 8 bits.  Résultats intermédiaires représentés avec 14 bits.  ‘Bypass’ pour contourner les dépendances de données dans le pipeline. 9 INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel

Performance  CMOS 130 nm, 1.2 V.  Real time YUV, 24 fps, CIF (352 × 288).  PSNR 30.7 dB p/r à l’algorithme original.  17 nJ/pixel. 10 INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel