Institut Supérieur d'Informatique Réseaux et Protocoles de Communications La couche réseau Institut Supérieur d'Informatique

Protocole de bout en bout Les couches OSI Application Application Présentation Présentation Session Session Transport Protocole de bout en bout Transport Réseau Réseau Réseau Liaison de données Liaison de données Liaison de données Physique Physique Physique L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Une ligne de communication La couche réseau La couche réseau fait essentiellement du routage. Elle transporte les paquets en traversant plusieurs nœuds appelés routeurs ou commutateurs. Elle connaît la topologie du sous-réseau de communication et l ’ensemble des routeurs qui le compose. Elle doit être capable de choisir les chemins appropriés à travers un sous-réseau. Un routeur Sous-Réseau L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. Une ligne de communication

Circuits virtuels et datagrammes Les protocoles de la couche réseau peuvent fonctionner selon deux modes : mode connecté (circuit virtuel): établissement d ’un chemin unique appelé circuit virtuel Service fiable, mais complexe Exemple de protocoles : le protocole X.25 L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Circuits virtuels et datagrammes Mode non connecté (datagramme) une seule phase : transfert de données service non fiable, mais simple plusieurs chemins possibles Exemples de protocoles : le protocole IP L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Primitives du service réseau (mode connecté) Station B Station A Niveaux 1 et 2 : Liaison de données Et physique Couche Transport Couche Réseau Couche Réseau Couche Transport N_CONNECT.Request N_CONNECT.Indication N_CONNECT.Response L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. N_CONNECT.confirmation

Routage Fonction qui permet de déterminer un chemin dans un réseau maillé vers une destination identifiée par une adresse. Utilisation de : Table de routage (ou table d ’acheminement) dans chaque nœud : information nécessaire pour atteindre le prochain nœud vers la destination. Algorithmes de routage : calcul d ’un chemin optimal pour atteindre une destination. L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Table de routage associée au nœud Vers le nœud_1 A2 Vers le nœud_2 File du commutateur des paquets A3 Vers le nœud_3 Table de routage associée au nœud de commutation @_D1 A1, A2 L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. @_D2 A2 @_D3 A3, A2 @_D4 A1

Algorithmes de routage Algorithmes non adaptatifs (statiques) : Ils ne fondent pas leurs décisions de routage sur des mesures ou des estimations de trafic et de la topologie. Le choix de la route est calculé à l ’avance (hors ligne) pour chaque paire de stations. Généralement la route la plus courte. La route est téléchargée dans le routeur lorsque le réseau est en phase d ’initialisation (algorithme centralisé). L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Algorithmes de routage Algorithmes adaptatifs : basés sur des algorithmes complexes qui prennent en considération l ’environnement d ’un réseau . Mise à jour périodique des tables de routage. Routage centralisé : chemins établis par un seul nœud du réseau traite les décisions quand aux définitions des nouvelles tables de routage collecte les informations de la part de tous les composants du réseau utilise un algorithme déterminé pour concevoir les nouvelles tables envoi des tables aux stations et nœuds du réseau. Routage distribué : chemins déterminés par chaque nœud en fonction des informations locales ou reçues par ses nœuds voisins. L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Routage du plus court chemin définitions de la longueur d ’un chemin Le nombre de sauts entre la source et la destination la distance géographique en kilomètres le chemin le plus rapide en calculant le temps moyen d ’attente et de transmission d ’un paquet par un nœud de commutation En général, c ’est une pondération entre la distance, la capacité de transport, le trafic moyen, le coût de communication, la longueur moyenne des files d ’attente, des délais mesurés, etc. L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. A 7 F 2 2 3 3 C 2 D S E 6 2 2 1 4 B G

Algorithme de Dijkstra (1959) Principe d ’optimalité : Si un routeur J est sur le chemin optimal qui va du routeur I vers le routeur K, alors le chemin optimal de J vers K suit la même route. Exemple d ’application de l ’algorithme : calcul du plus court chemin entre une source et une destination détermination de la route ayant la plus faible valeur de la somme de tous les arcs. A F 7 L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. 2 2 3 3 C 2 D S E 6 2 2 1 4 B G

Algorithme de Dijkstra (1959) Principes de l ’algorithme : Chaque nœud est étiqueté par sa distance au nœud source en suivant le meilleur chemin connu ( [distance, routeur précédent] ) Initialement aucun chemin n ’est connu et chaque nœud et étiqueté d ’une valeur <<  >> A (,-) F(,-) 7 2 2 3 3 C(,-) 2 D(,-) L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. S E(,-) 6 2 2 1 4 B (,-) G(,-)

Algorithme de Dijkstra (1959) Principes de l ’algorithme (suite): Marquage du nœud source I=S en l ’entourant d ’un cercle plein. a) Calcul des valeurs de l ’ étiquette des nœuds adjacents à I non marqués. b) On identifie celui qui a la plus petite valeur de l ’étiquette parmi tous les nœuds non marqués et on le marque par un cercle plein, soit le nœud J. c) si J D (nœud destination), alors a) avec I=J A(2,S) L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. F(,-) 7 2 2 3 3 C(,-) 2 D(,-) S E(,-) 6 2 2 1 4 B(6,S) G(,-)

Algorithme de Dijkstra (1959) A (2,S) F(9,A) 7 2 2 3 3 C(4,A) 2 D(,-) S E(6,C) 6 2 2 1 4 B (5,C) G(,-) A (2,S) F(9,A) 7 2 2 3 3 C(4,A) L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. 2 D(,-) S E(6,C) 6 2 2 1 4 B (5,C) G(9,B)

Algorithme de Dijkstra (1959) A (2,S) F(9,A) 7 2 2 3 3 C(4,A) 2 D(,-) S E(6,C) 6 2 2 1 4 B (5,C) G(8,E) A (2,S) F(9,A) 7 2 2 3 3 C(4,A) 2 D(10,G) L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. S E(6,C) 6 2 2 1 4 B (5,C) G(8,E)

Algorithme de Dijkstra (1959) A (2,S) F(9,A) 7 2 2 3 3 C(4,A) 2 D(10,G) S E(6,C) 6 2 2 1 4 B (5,C) G(8,E) A (2,S) F(9,A) 7 2 2 3 3 C(4,A) L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. 2 D(10,G) S E(6,C) 6 2 2 1 4 B (5,C) G(8,E)

Routage à vecteur de distance C ’est un algorithme de routage dynamique qui met à jour régulièrement la table de routage par échange mutuel des listes de vecteurs de distance entre routeurs voisins. La table de routage contient dans chaque ligne La ligne préférentielle à utiliser pour atteindre la destination l ’estimation du temps ou de la distance La métrique utilisée peut dépendre du temps d ’acheminement (en ms) du nombre total de paquets en file d ’attente sur la route etc. L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Routage à vecteur de distance Exemple : calcul du temps d ’acheminement minimal par le routeur J. Chaque routeur du réseau connaît la distance qui le sépare de son voisin (le temps d ’acheminement). Le routeur J calcule la valeur minimale du temps d ’acheminement vers une destination en examinant toutes les tables de routage communiquées par ses voisins. A B C D E F G H I J K L L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Routage à vecteur de distance Temps d ’acheminement estimé depuis J Ligne vers A I H K A B C D A 24 20 21 8 A B 12 36 31 28 20 A E F G H C 25 18 19 36 28 I D 40 27 8 24 20 H E 14 7 30 22 17 I F 23 20 19 40 30 I I J K L G 18 31 6 31 18 H H 17 20 19 12 H I 21 14 22 10 I L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. J 8 10 12 6 - K 24 22 22 6 K L 29 33 9 9 15 K Temps JA=8 Temps JI=10 Temps JH=12 Temps JK=6 Nouvelle table de routage de J

Contrôle de congestion La congestion est une dégradation des performances du réseau due à une forte augmentation du nombre de paquets dans le réseau. Trafic idéal : le nombre de paquets délivré est proportionnel au nombre de paquet transmis dans le réseau. Trafic idéal Trafic souhaité Trafic congestionné : trafic très élevé où un bon nombre de paquets dans la file d ’attente des routeurs seront détruits. Nombre de paquet remis aux destinations Trafic congestionné L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. Nombre de paquets transmis

Contrôle de congestion Fonction pour éviter la dégradation des performances d ’un réseau dû à la présence d ’un trop grand nombre de paquets dans ce même réseau. Contrôle de congestion par notification Envoie de paquets d ’engorgement pour prévenir la source de diminuer son émission lorsqu ’une congestion est détectée dans un nœud. Contrôle de congestion par destruction des paquets Destruction des paquets arrivant dans un nœud congestionné et ne peuvent pas être stockées dans les tampons (cas de l’ATM). Destruction des paquets résidents dans une file d ’attente au delà d ’un certain délai (cas de l’IP) L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Contrôle de congestion versus contrôle de flux Exemple 1: contrôle de flux Cas d ’un réseau Gigabit Ethernet Transfert de fichier entre une station Fast Ethernet (100Mbits/s) et une station Ethernet (10Mbits/s) Exemple 2 : contrôle de congestion Cas d ’un réseau WAN avec des liens à 1Mbits/s et 1000 stations connectées Transfert de fichiers à 100Kbits/s par la moitié des stations (50 Mbits/s requis) L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Canalisation du trafic La nature aléatoire du trafic est une des principales causes de la congestion.  rendre uniforme le rythme et la vitesse d ’envoi de données : canalisation du trafic (ATM). L ’Algorithme de seau percé permet la canalisation du trafic. C ’est un algorithme en boucle ouverte L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée.

Algorithme du sceau percé Ordinateur source paquet Flux irrégulier Seau percé Dispositif de gestion du paquet Le seau maintient les paquet Flux régulier L ’eau s ’écoule goutte à goutte à débit constant L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. Réseau

Algorithme du sceau percé La régulation du rythme d ’envoi de donnée par un sceau percé peut se faire en utilisant des jetons : Le sceau dispose d ’un certain nombre de jetons générés par une horloge au rythme d ’un jeton tous les T secondes. Lorsqu ’un paquet est transmis un jeton est détruit Si le sceau ne contient pas de jeton, le paquet qui arrive doit attendre la génération d ’un nouveau jeton pour qu ’il soit transmis. La taille de la file d ’attente est limité : un paquet qui trouve la file pleine est éliminé. L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. File de taille n n 2 1 Trafic canalisé T Générateur de jetons

Contrôle de congestion sur un circuit virtuel C ’est une méthode de contrôle en boucle fermée où le contrôle de la congestion est dynamique (contrôle d ’admission) Si une congestion est signalée en un nœud du réseau, aucun circuit virtuel ne peut être établi en passant par ce nœud jusqu ’à ce que le problème soit résolu. S S L ’unité centrale communique principalement avec la mémoire vive (RAM) pour lire ou écrire des informations. Ces dernières sont organisées sur plusieurs segments de la mémoire. Une information dans la mémoire est spécifiée par son adresse qui est unique. Quand l ’unité centrale veut lire (resp écrire) une information de la mémoire (resp dans la mémoire) elle doit communiquer sur le bus d ’adresse l ’adresse de la case mémoire de la quelle (resp vers la quelle) l ’information va être téléchargée (resp stockée). L ’information passe par un bus de donnée. La mémoire est reliée à deux registres de l ’unité centrale : un registre d ’adresse via le bus d ’adresse et un registre de donnée via le bus de donnée. D D congestion Circuit virtuel