Méthodes de caractérisation MIEL – CBN – L3 Méthodes de caractérisation ENST Paris – COMELEC – Jean Provost vendredi 3 mars 2006

ENST Paris : MIEL_CBN_L3 plan Exercice corrigé Méthodes de caractérisation Signal CMOS Signal standard Temps de propagation et de transition Capacité maximale de charge Puissance consommée Simulateur électrique Eldo ENST Paris : MIEL_CBN_L3

La cible technologique Fondeur AustriaMicroSystems CMOS 0,35µm http://www.austriamicrosystems.com/ Fondeur STMicrolectronics http://www.stm.com/ Technologie CMOS 90nm Niveaux métal = 7 Alimentation VDD = +1V Nb de masques = 33 (dont 1 poly) Paramètres techno = typique Température = 25°C Modèle MOS = BSim3v3 ENST Paris : MIEL_CBN_L3

La cible technologique valeurs des paramètres technologiques Ldf = 0,1µm Vdd = +1V tox = 2nm Wdf = 0,5µm C’ox = 17,7fF µm-2 Ljdf = 0,5µm VT0N = +0,26V VT0P = -0,22V kn = 492 µA V-2 kp = 172 µA V-2 LD = 9nm LD = 5nm C’j0n = 1,0fF µm-2 C’j0p = 0,95fF µm-2 C’j0wn = 0,3fF µm-1 C’jw0p = 0,3fF µm-1 ENST Paris : MIEL_CBN_L3

Modèle capacitif du transistor MOS schéma du circuit équivalent G D S B D S G B CGB B CGSO CGDO Ids CGC CCB CGB  CjS CjD ENST Paris : MIEL_CBN_L3

Modèle capacitif du transistor MOS quelques équations! e0erox CGC = W L tox 1 CGB = ––––––––––– e0erSi 1 1 CCB = W L ––– + ––––– xd(Vgb) CGC CCB(Vgb) CGD = CGS  ½ C'ox W L CDB = CSB = C’jW Lj + C’jw 2(W+Lj) ENST Paris : MIEL_CBN_L3

Le courant Ids du NMOS (résumé) quelques équations! Vgs = 0  VT0N Ids = 0 Vgs = Vdd > VT0N Vds  0+ 0 < Vds < Vdssat Vds = Vdssat = Vgs - VT0N Vds > Vdssat ENST Paris : MIEL_CBN_L3

Exercice: amplification logique optimisation du temps de propagation Ln = Lp = Ldf tp Wnu = Wdf Wp = Wn*psn 2 u k = µ0*C’ox CL=100Ceu Si: VT0N = |VT0P| kn psn = (équilibrage) kp Wn2 = Wnu*kw ENST Paris : MIEL_CBN_L3

Exercice: amplification logique problématique tp 2 tpal = tpINVu + tpINV2 u CL tpINVu = tpu + dtpu*CeINV2 tpINV2 = tp0INV2 + dtpINV2*CL tp0INV2 ? tpu, kw dtpINV2 ? dtpu, kw CeINV2 ? Ceu, kw ENST Paris : MIEL_CBN_L3

Exercice: amplification logique Ceu, Ceinv2 Ce = CGCN + CGCP Ceu = C'ox*Ldf*Wdf*(1+psn) u 2 Ceinv2 = C'ox*Ldf*Wdf*kw*(1+psn) Ceinv2 = Ceu*kw ENST Paris : MIEL_CBN_L3

Exercice: amplification logique Csu, Csinv2 Cs = 2(CGDN+CGDP) + CDBN+CDBP Csu = C'ox*Ldf*Wdf*(1+psn) +Wdf*(C’j0N*Lj+C’j0wN*2(1+Lj /Wdf) +psn(C’j0P*Lj+C’j0wP*2(1+Lj /Wdf)) u Csinv2 = kw*Wdf*[C'ox *Ldf*(1+psn) + (C’j0N*Lj+C’j0wN*2(1+Lj /kw*Wdf) +psn(C’j0P*Lj+C’j0wP*2(1+Lj / kw* Wdf)) )] 2 Csinv2  Csu*kw ENST Paris : MIEL_CBN_L3

Exercice: amplification logique Rsu, dtpu, Rsinv2, dtpinv2 dtp = Rs  RDS0 Rsud  [kn*Wdf/Ldf*(Vdd-VT0N)]-1 u 2 Rsinv2  [kn*Wdf*kw/Ldf*(Vdd-VT0N)]-1 Rsinv2 = Rsu/kw dtpinv2 = dtpu/kw ENST Paris : MIEL_CBN_L3

Exercice: amplification logique tp0u, tpu, tp0inv2 tp0 = Rs*Cs  RDS0*Cs tp0u = tpu = Rsu * Csu u 2 tp0inv2 = Rsinv2*tp0inv2 = Rsu/kw*Csu*kw tp0inv2 = tpu ENST Paris : MIEL_CBN_L3

Exercice: amplification logique kwopt tp 2 u CL tpal = 2*tpu + dtpu*(Ceu*kw + CL/kw) kwopt = VCL/Ceu CL = 100Ceu kwopt = 10 ENST Paris : MIEL_CBN_L3

Caractérisation: le signal CMOS But de la simulation: être le plus «réaliste» possible Exemple le signal CMOS: Un générateur idéal 2 inverseurs unitaires Dimensions minimales: Wnu=Wdf, Lnu=Lpu=Ldf, Équilibrés: u u Vg Ve ENST Paris : MIEL_CBN_L3

Caractérisation: le signal standard Buts de la bibliothèque: être le plus «prévoyant» possible simplifier la conception de matériel Exemple le signal standard: Un signal CMOS Un temps maximal de transition: ttmax À l’intérieur du circuit: i : tti  ttmax, ttmax: temps de transition (montée et descente) à la sortie de 1 invu chargée par 16 invu ENST Paris : MIEL_CBN_L3

le signal standard: ttmax caractérisation de la technologie u1 ttm=ttd=ttmax u2 u u u M=16 Vg Ve Vs u15 u16 ENST Paris : MIEL_CBN_L3

le signal standard: ttmax signal appliqué Cei ttm=ttd=ttmax u u Vg Cx Ve Cx + Cei = 16*Ceu ENST Paris : MIEL_CBN_L3

Caractérisation: quels paramètres? Conditions Conséquences tp = tp0 + dtp * Cext Cext =  Cei  ei , sk : ttm  ttmax ttd  ttmax tp0 entre chaque [ei, sk] (en respectant ttmax) dtp sur chaque sk (en respectant ttmax) Ce sur chaque ei Cextmax sur chaque sk (Cext telle que tt=ttmax) m et d ENST Paris : MIEL_CBN_L3

Caractérisation: la capacité d’entrée X Cei Cei tp Cxe tpei = tpxe  Cei = Cxe tpei tpxe tpei u u u u tpxe Cxe Vg ENST Paris : MIEL_CBN_L3

Caractérisation: tp0, dtp, Cextmax ttmax ttk Cextmax t Cext dtpk tp0ik Cext tp0ik + dtpk Cext ttk X sk ei ttmax u u Vg Cx ENST Paris : MIEL_CBN_L3

Caractérisation: Puissance consommée à vide en µW Mhz-1 ttmax ttk Cextmax P, t Cext Pvdd À partir de Pvdd, comment calculer la puissance consommée à vide, alors que Cext n’est pas nulle? Vdq = Vdd ttmax X sk ei Vg u Cx Cext ttk ENST Paris : MIEL_CBN_L3

Feuille de caractéristiques data sheet 0.35 µm CMOS NA2 table de vérité capacités A B Q 0 X 1 X 0 1 1 1 0 Pin Cap [fF] A 8 B 10 NA2 aire puissance 55 µm2 0.293 µW/MHz ENST Paris : MIEL_CBN_L3

Feuille de caractéristiques data sheet 0.35 µm CMOS NA2 Caractéristiques dynamiques: Tj = 27°C VDD = 3.3V Typical Process Rise Fall Slope [ns] 0.1 2 0.1 2 Load [pF] 0.015 0.15 0.015 0.15 0.015 0.15 0.015 0.15 Delay A => Q 0.11 0.59 0.32 0.88 0.11 0.49 0.23 0.83 Delay B => Q 0.12 0.6 0.37 0.9 0.11 0.49 0.16 0.69 Slew A => Q 0.31 1.87 0.69 2.09 0.18 1.09 0.65 1.5 Slew B => Q 0.34 1.92 0.75 2.13 0.18 1.09 0.6 1.39 ENST Paris : MIEL_CBN_L3

ENST Paris : MIEL_CBN_L3 Paramètres typiques Paramètres technologiques « slow » « typ » « fast » Température 150°C 27°C Tension d’alimentation Dégradéee: +0,8V Nominale: +1,0V ENST Paris : MIEL_CBN_L3

Choix du jeu de paramètres Nombre de circuits validés Performance Rejetés par le fondeur slow fast typ ENST Paris : MIEL_CBN_L3

Simulateur électrique Eldo description du circuit Instanciation des éléments = Spice: commandes ne commençant pas par «.» V = générateur de tension R = résistance C = capacité M = transistor MOS X = sous-circuit (déclaré dans .SUBCKT) … ENST Paris : MIEL_CBN_L3

Simulateur électrique Eldo commandes principales Commandes commençant par «.» Bibliothèque des paramètres technologiques .LIB ’/comelec/softs/opt/opus_kits/AMS/ams_v3.30/eldo/csx/cmos53tm.mod’ Paramétrages des dimensions minimales .PARAM ldf=.35u wdf=1.u ljdf=1.u alm=+3.3 kdf=2.4 Variables électriques à sauvegarder .PROBE TRAN V(e) V(s) I(Vis) I(Vdd) Simulation en régime transitoire .TRAN .1p 2n Multi-simulation .STEP PARAM kdf 1 5 .5 Extraction de paramètres .EXTRACT TRAN LABEL=nom_du_tableau-de_valeurs … ENST Paris : MIEL_CBN_L3

Simulateur électrique Eldo extraction de paramètres temps de transition en montée: … LABEL= tms TRISE (V(sortie), VL={alm*0.1}, VH={alm*0.9], OCCUR=1) temps de transition en descente: … LABEL= tds TFALL (V(sortie), VL={alm*0.1}, VH={alm*0.9], OCCUR=1) tension du nœud « sortie » alm 0,9*alm 0,1*alm tms tds temps ENST Paris : MIEL_CBN_L3

Simulateur électrique Eldo extraction de paramètres temps de propagation à la montée (logique impaire): … LABEL= tpm TPDDU (V(entree), V(sortie), VTH={alm*0.5}, OCCUR=1) tension alm entree ½*alm temps alm sortie ½*alm temps tpm ENST Paris : MIEL_CBN_L3

Simulateur électrique Eldo extraction de paramètres temps de propagation à la descente (logique impaire): … LABEL= tpd TPDUD (V(entree), V(sortie), VTH={alm*0.5}, OCCUR=1) tension alm entree ½*alm temps alm sortie ½*alm temps tpd ENST Paris : MIEL_CBN_L3

Simulateur électrique Eldo extraction de paramètres temps de propagation à la descente (logique paire): … LABEL= tpd TPDDD (V(entree), V(sortie), VTH={alm*0.5}, OCCUR=1) tension alm entree ½*alm temps alm sortie ½*alm temps tpd ENST Paris : MIEL_CBN_L3

Simulateur électrique Eldo extraction de paramètres temps de propagation (logique différentielle): .DEFWAVE ediff={+V(e)-V(eb)} .DEFWAVE sdiff={+V(s)-V(sb)} … LABEL= tpm TPDDU (W(ediff), W(sdiff), VTH={0}, OCCUR=1) tension alm e ½*alm eb temps s alm sb ½*alm temps tpm ENST Paris : MIEL_CBN_L3