MICROPROCESSEUR CORE 2 DUO & CORE 2 QUAD

Slides:



Advertisements
Présentations similaires
Le micro-ordinateur.
Advertisements

Structure de base d’un ordinateur
LES MEMOIRES INTRODUCTION UN PEU D ’HISTOIRE LES DIFFERENTES MEMOIRES
Architecture de machines Le microprocesseur
Architecture de machines Les entrées sorties Cours
TECHNOLOGIE DES ORDINATEURS
The Reyes Image Rendering Architecture
Architecture des ordinateurs
1 Bauer Kevin Les processeur Un processeur puisant? « oui mais pour quel utilisation. »
Performances 1 Évolution : Performance. Performances 2 Évolution : Mémoire.
A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé
Architecture Systèmes
Auto Apprentissage Le DSP
2.Les différentes architectures (Louis)
Architecture de machines La mémoire
Architecture de machines Principes généraux
Architecture de machines La mémoire
Plan 1.Présentation du sujet 2.Expériences protocoles résultats 3.P-rating 4.64 bits 5.Multi cœur 6.conclusion.
Cours d’initiation en Informatique
Lordinateur, vu de lintérieur. Le processeur Dans une ville informatique que serait un ordinateur, le processeur représenterait la mairie. Le processeur.
Les systèmes à microprocesseur
ARCHITECTURE DES ORDINATEURS
Comment faire tourner plusieurs logiciels ou programmes à la fois ? « Le multitâche » par Bernard Maudhuit.
Définition – Rôle Formes Composants Périphériques internes
Architectures et systèmes à microprocesseurs – ELEC288
Les Systèmes d’Exploitation
Réalisée par :Samira RAHALI
Architecture des Ordinateurs
UCT (MicroProcesseur)
Optimisation et parallélisation de code pour processeur à instructions SIMD multimedia François Ferrand.
MICROPROCESSEUR RISC MASTERS OF COMPUTER ENGINEERING
Architecture d ’un système à MICROPROCESSEUR
LES SYSTEMES AUTOMATISES
Les systèmes multiprocesseurs Ph. Sèvre le 19/12/08.
Exposé processeurs INTEL
Réalisé par Mr CALVO du Lycée Bon Secours à PERPIGNAN
Architecture des ordinateurs, Environnement Numérique de Travail
Informatique 1. Les applications de l’informatique
Lycée ELKHAWARIZMI De SAFI
Choix informatique Edition Les microprocesseurs : la puissance de calcul Le processeur est l'élément central de votre machine, il assure la partie.
Informatique 1. Les applications de l’informatique
André Seznec Caps Team IRISA/INRIA 1 Processeurs Hautes Performances Panorama et Nouveaux Défis André Seznec IRISA/INRIA
COMPOSANTES INTERNES DE L’UNITE CENTRALE.
Cours de Structure et Technologie des composants d’ordinateurs
INF8505: processeurs embarqués configurables
Les systèmes mono-puce
ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.
La Gamme P OWER M ATE La Gamme P OWER M ATE. Agenda 1. Benchmark Celeron & Roadmap Intel 2. La Gamme P OWER M ATE 3. La Gamme Moniteurs NEC.
Structure de Base d’un ordinateur Matière : Informatique
Approche Cross layer Dr Mekkakia Maaza Zoulikha Cours M2 SIR
Construction d'une hiérarchie mémoire faible consommation
Steven Derrien Équipe R2D2
Projet de Fin d’Etudes – Optimisation SSE 1/28. 1) Présentation du Stage 2) Les instructions SSE 3) Algorithme DSP Audio Conclusion 2/28 Projet de Fin.
1 École des Mines de Saint-Etienne. 158, cours Fauriel Saint-Etienne Cedex 2. Tél Fax Jean-Jacques Girardot
1 Université Henri Poincaré, Nancy 1 La préemption appliquée aux FPGAs Soutenance de rapport bibliographique de DEA Faculté des Sciences Vandoeuvre-lès-Nancy.
LES MEMOIRES.
L'unité centrale est composé en générale de :
Architecture des ordinateurs, Environnement Numérique de Travail
Intégration des Tableaux Multidimensionnels en Pig pour
Tutoriel étape par étape. Avoir du temps, il ne faut pas être pressé. Avoir de petits tournevis cruciformes, plats … si possible aimanté, cela rend le.
Création et Optimisation de Modules Audio avec les instructions SSE
1 Grid, Virtualisation, et HPC Bernard Ourghanlian CTO & CSO – Microsoft France.
Un ordinateur est une machine électronique qui fonctionne par la lecture séquentielle d'un ensemble d'instructions, organisées en programmes, qui lui.
Memoire.
L3 Instrumentation Pétrolière S6
Les mémoires la préparation de: chaimaa hamdou.
Evolution des Microprocesseurs Fany DOUMBIA
Schémas Logiques des cartes mères utilisées dans les stations de travail Présentation réalisée par : Franck THOMAS – AFPA Angers Le but de ce diaporama.
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Systèmes à microprocesseur Les mémoires
Transcription de la présentation:

MICROPROCESSEUR CORE 2 DUO & CORE 2 QUAD Laboratoire d’Automatique et de Robotique, Département d’électronique, Faculté des Sciences de l'Ingénieur, Université Mentouri Constantine, Route de Ain-El-Bey. 25000. Constantine. Algérie MICROPROCESSEUR CORE 2 DUO & CORE 2 QUAD SENIOUI AMAL & HALLOUSSE SARAH

LE PLAN DE TRAVAIL: I. INTRODUCTION: 1. Historique. 2. Création. 3. Le core 2 duo. - Nouveauté. - Avantage. 4. Le core 2 quad. II. LE CORE 2 DUO: 1. Architecture. 2. Mode de fonctionnement. 3. Vitesse « fréquence ». 4. Exemple. III. LE CORE 2 QUAD: 1. Architecture. 2. Mode de fonctionnement. VI. COMPARAISAN: V. CONCLUSION: 1. Avantage. 2. Inconvénient.

Le premier microprocesseur ‘Intel 4004 x86’ de Marcian Hoff I.INTRODUCTION: 1.HISTORIQUE Le MP: inventé pour la 1er foie par Marcian Hoff et Federico Faggin. _ 1968 l’invention de la conception du MP . _ 1969 formulation d’architecture du MP. _ 1970 l’exécution du 1er MP. Le premier microprocesseur ‘Intel 4004 x86’ de Marcian Hoff

Et le tableaux suivant décrit des microprocesseurs fabriqués par intel: Date Nom du M-P Langueur des donnée 1971 4004 4 bits / 4 bits bus 1999 Pentium III 32bits / 64bits bus 1974 8080 8 bits / 8 bits bus 2000 Pentium 4 1979 8088 16 bits / 8bits bus 2004 Pentium 4D 1982 80286 16bits /16bits bus 2006 Core 2 Duo 64bits / 64bits bus 1985 80386 32 bits / 32 bits bus 2007 Core 2 Quad 1989 80486 2008 Core 2 Duo-Quad "Penrym" Core i7 “Nehalem " 1993 Pentium 32 bits / 64 bits bus 2009 Core i5-i7"Lynnfield" 1997 Pentium II 2010 Core i7 " Gulftown "

Différents modèles du microprocesseurs Microprocesseur PowerPC 4755 Intel 4004 dans son boîtier à16 broches Différents modèles du microprocesseurs Intel 80486DX2 Intel Core i7 980X:

L'Architecture du core 2 duo est basé sur : II.CORE 2 DUO: 1.Architecture: L'Architecture du core 2 duo est basé sur : 1.l'architecture Core: - Conroe: Pour 1ere les core 2 duo distinguent en effet par un cache L2 de 4 Mo mais seulement 2 Mo sont activés. Depuis ils les remplacer par une nouvelle génération avec une cache L2 de 4 Mo entièrement fonctionnel. Et finalement un modèle simple cœur de 1 Mo de cache L2 nommé Millville. - Kentsfield: est la première déclinaison d'un quadri-cœur devançant par AMD. Intel a préféré disposer sur un même die, deux cœurs de type Conroe et partager la cache L2 entre les processeurs dual core.

- Merom: utilisent principalement le Socket M, depuis Intel a lancé un nouveau Socketº pour les processeurs mobiles « le Socket P ». Elle a deux génération sont Plate-forme Napa (Refresh) et Plate- forme Santa Rosa. 2. l'architecture Penryn : - Wolfdale: est le successeur du Conroe. leur annonce associé à un faible niveau des stocks crée très vie une pénurie qui persistera près de deux mois. Intel se distingue une gamme par un cache réduit de moitié et d'un FSB plus faible.

- Yorkfield: correspond au die shrink du Kentsfield. Il s'agit d'un processeur quadri- cœur rassemblant 2 cœurs Wolfdale sur un même die et équipé d'un cache L2 partagé entre les deux cœurs (2 × 6 Mio). Et on distingue des modèles plus important par leur cache L2 (12 Mio contre 6 Mio). - Penryn: le Penryn est un die shrink du Merom destiné dans un premier temps à rafraîchir la plate-forme Centrino Santa Rosa avant d'inaugurer la nouvelle plate-forme Montevina. La gamme utilise dans les deux cas le Socket P.

2.mode de fonctionement Intel Smart Cache: Les 4Mo de mémoire cache sont communs aux deux cores et bénéficient de la technologie Advanced Transfer Cache Architecture. Gravure 0.065µ: la finesse de gravure 0.065µ employée pour la réalisation des Processeurs. Smart Memory Access: Les nouveaux processeurs Core bénéficient d'un "accès intelligents" à la mémoire qui vise. Instructions SSSE3: Le jeu d'instructions SSSE3 a été développé pour améliorer les performances avec les applications vidéo. Technologie Intel Vitalisation: Cette technologie vise a crée des machines virtuelles et permet ainsi de faire fonctionner différents systèmes d'exploitation simultanément.

- Limite de fréquence FSB: Compatible Applications 64bits: Ce processeur supporte jeu d'instruction EM64T (Extented Memory 64 Technology). 3. VITESSE "FREQUENCE": - Limite de fréquence FSB: les processeurs utilisent un bus 'quad pumped', ce qui donne une fréquence de fonctionnement quatre fois supérieure à la fréquence d'horloge du FSB. Et les limites de fréquence FSB du core 2 duo est entre 533 MHertz/s et 1333 MHertz/s. Et la fréquence du processeur est entre 1 GHz et 3,5 GHz

Fréquence du processeur 4.Exemple: Production 2006 Fréquence du processeur 1 GHz a 3,5 GHz Fréquence du FSB 533 MHZ/s a 1 333  MHZ/s Gravure de 65 nm a 45 nm Jeu d'instructions x86-64 Micro Architecture Intel Core Intel Core 2 Duo E6600 Conroe

2.L’architecture du core 2 quad: 1.Le core de quad: Un quad core est un processeur à quadruple cœur. Il est apparu en 2007, Chez Intel, la gamme de produits s'appelle Penryn. La puce réunit quatre unités d’exécution sur le méme die(puce). 2.L’architecture du core 2 quad: L'architecture du Core 2 Quad est une architecture quadri-cœur appartenant à l'architecture Core, et rassenblant deux cœurs de type core 2 duo. 3. Ameliorations par rapport aux anciens processeurs : le traitement réel des données est 4 fois mieux qu’un processeur mono cœur. Le bus central où circulent les données (FSB) sera également accéléré passant de 1066 Mhz à 1333 Mhz.

4.fonctionnement: Les cœurs ce partagent la mémoire cache : qui sert d'intermédiaire entre les coeurs et le bus système. Pour éviter les allers-retours avec la mémoire vive, elle stocke temporairement les données et les instructions dont les coeurs peuvent avoir besoin. Certaines micro-instructions sont fusionnées : Quand c'est possible, l'architecture Core regroupe deux micro- instructions en une seule, afin de réduire le nombre total d'opérations à exécuter par les unités de traitement. Les accés à la méoire sont optimisés: même si les données de ces deux processus étaient totalement indépendantes ! L'architecture Core est capable de découpler ces opérations dès lors qu'elles ne concernent pas les mêmes données, ce qui favorise les traitements en parallèle.

Inconvinients: les modules inutilisés sont désactivés: 5.conclusion: Pour limiter la consommation électrique, certains sous-ensembles des coeurs peuvent être désactivés momentanément, à la volée, quand ils ne sont pas utilisés . 5.conclusion: Avantages: Le processeur multicœur présente donc les avantages par rapport au monocœur : * D’avoir une puissance supérieure avec une fréquence d’horloge moins élevée. * De consommer moins d’énergie électrique. * De diffuser moins de chaleur par effet Joule. Inconvinients: Malheureusement, cette approche comporte quelques désavantages, puisque les programmes doivent être repensés pour pouvoir exploiter pleinement les caractéristiques de ces processeurs.

Intel® Core™2 Quad Processor Q9550 6.exemple: Intel® Core™2 Quad Processor Q9550

Date de lancement 2008 version Q9550 Numéro de coeurs 4 Fréquence d’horloge 2.83GHz Mémoire de cache 12MB Bus principal 1333MHz Jeu d’istructions 64 bit Consommation max 95W Température max supportée 71.4° c dimensions 37.5mm*37.5 Surface de la puce 214mm^2 Nombre de transistors 820million Socket pris en charge LGA775

6.Comparaison: