TPC Large Prototype: Vers les 7 modules Micromegas RD51 D. Attié, P. Baron, D. Calvet, P. Colas, C. Coquelet, E. Delagnes, M. Dixit, A. Le Coguie, R. Joannes, S. Lhénoret, I. Mandjavidze, M. Riallot, S. Turnbull, Yun-Ha Shin, W. Wang, E. Zonca SOCLE 2009 But : équiper les 7 places de l’endplate avec des modules µM conserver la puce AFTER faire l’intégration complète utiliser la feuille résistive optimale Production semi-industrielles Développement du soft en //

P. Colas - Micromegas 7 modules ILC-TPC Continuous 3D tracking in a large gaseous volume with O(100) space points. ILC-TPC (ILD concept) Large prototype under test at DESY Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules 5 modules différents ont été fabriqués et testés (ou vont l’être bientôt): 1 standard, 1 encre résistive, deux kapton au carbon, un routage différent. Résultats très satisfaisants (voir présentation de D. Attié) Choix de la meilleure technique. Puis construction d’une petite série (9 modules), avec le banc test T2K au CERN pour le suivi de la production. Technologie ‘Bulk’ (CERN-Saclay) avec anode résistive (Carleton) Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Routage du PCB On garde la même géométrie de pads. On refait le routage pour s’adapter à des nouveaux connecteurs 300 point. (On s’attend à diviser le bruit par 2: 1500 e- -> 800 e- par pad) Le but est d’avoir l’électronique à plat derrière les modules Routage à 4 couches (CERN) et à 6 couches (Saclay) 24x72 pads, 2.7-3.2 mm x 7 mm Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Front End Card Similaires à celles de T2K (4 puces AFTER, 4x72 channels) mais dans beaucoup moins de place. Dans T2K, les FECs sont perpendiculaires au plan des pads. Beaucoup d’espace est pris par la protection (doubles diodes, capa de découplage et résistances série) : évitable pour ILC, la feuille résistive protège. Tests en cours pour optimiser ces protections. Aussi beaucoup d’espace pris par le packaging (le silicium fait 7x7mm au lieu de 20x20 for the packaging). Les ADC (un pour 4 puces) peuvent aller sur la FEM (un pour les 24 puces) Connector to the FEM Connectors to the detector Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Front End Cards Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Front End Cards Gagner de la place: retirer les protections, utiliser les puces nues « wire-bondées » sur les FEC, transférer la régulation d’alimentation et l’ADC à la carte Mezzanine Module. Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Front End Card 1 wafer AFTER a été acheté (300 bonnes puces) Fabrication de 60 cartes (36 bonnes nécessaires) Envoyés en ‘debugging’ et dicing dès que le prestataire est choisi. Bond chips (de-bonding possible). Les puces ne peuvent être testées que sur carte. On réparera les cartes avec une puce morte. Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Une par module, 1728 channels. Rassemble les signaux de 6 FECs et les envoie au Back End par lien optique Front End Mezzanine 30 pins connector FPGA Xilinx V5 ADC SRAM Optical Test Pulser Xilinx Prom Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Front End Mezzanine Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Back End Fonctionalités Reçoit les signaux de clock, de trigger et de contrôle du flux de données et les distribue aux FEMs (jusqu’à 12) Concentre les données de 12 FEMs et les envoie à la DAQ Interfaces 12 liens optiques 2 Gbit/s Lien ethernet DAQ – Slow Control 1Gbit/s Lien rapide Trigger – Clock whatever standard Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Back End Hardware ML523 development kit from Xilinx vc5vfx100t FPGA from Virtex-5 device family Embedded PowerPC 16 Multi Gigabit Transceivers Embedded Ethernet MAC 128 Mbyte DDR2 memory RS232 interface Up to 3 4-channel SMA-SFP interface cards 2 Gbit/s optical transceivers for FE links RJ45 Ethernet transceiver for the DAQ link Trigger – Clock – Fast Control link mezzanine card To be developed according to the link specifications Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Software Effort spécial dès le début: -Suppression de zéro plus évoluée Intégration dans la DAQ EUDET (EUDAQ), format LCIO Display 7 modules (Carleton?) Alignement Intégration dans le cadre LC-TPC (MARLIN) Analyse optimisée pour feuille résistive (Carleton, Saclay) Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Status and plans PCB routing : started, no show-stopper, 3-4 weeks FEC routing : concept adopted, details being studied AFTER Wafer : purchased, choice of company to dice, “de-bug” and bond in progress. Mechanical model : to test new connectors, wire bonding, etc…mechanical model (PCB+FECs+FEM) in November FEM routing : concept adopted, work under progress, 3 months FEM prototype operational : March 2010 Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules Status and plans ML523 development kit from Xilinx - Purchased Embedded PowerPC-based SoC design underway SFP RJ45 Ethernet link operational 12 2 Gbit/s FE Transceivers up & under tests DDR2 memory to be debugged 4-channel SMA-SFP interface cards : Schematics done, placement and routing underway Trigger – Clock – Fast Control link mezzanine card Specifications – to be done Backend overall mechanical structure to be done (Enclosure, power supplies, cooling, connectors) Significant support from Canada Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules

P. Colas - Micromegas 7 modules CONCLUSION Après le succès des runs à 1module, un grand effort est en cours pour un système TPC intégré à 7 modules Micromegas. De nouveaux concepts : connecteurs plats haute densité, zero-force d’extraction, puces nues sur cartes, et améliorations à la lecture T2K: nouveaux ADC et FPGA, nouvelle suppression de zéros Ce sera aussi une production semi-industrielle et une preuve de faisabilité, aux spécifications de la LOI. Saclay, 10 novembre 2009 P. Colas - Micromegas 7 modules